[發明專利]用于∑-△調制器的內建自測試電路

有效

• 申請號: 201610491425.6
• 申請日: 2016-06-29
• 公開（公告）號: CN107544020B
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 方舟;黃松;梁超;劉毅峰;張旺根
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G01R31/3187
• 分類號: G01R31/3187
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 秦晨

1.一種內建自測試BIST電路，與∑-△調制器SDM連接用于測試所述SDM，其中所述SDM接收來自處理器的SDM輸入信號并基于所述SDM輸入信號來生成SDM輸出信號，其中所述BIST電路接收來自所述SDM的所述SDM輸出信號并接收來自所述處理器的所述SDM輸入信號，并且其中所述SDM輸出信號包括含第一位信號及第二位信號的位信號組，所述BIST電路包括：

求均值電路，用于接收所述位信號組，計算所述位信號組的和的平均值，并且生成均值SDM信號，其中所述均值SDM信號的電壓電平等于所述位信號組的所述和的所述平均值；

參考信號發生器，用于接收所述SDM輸入信號并基于所述SDM輸入信號來生成參考SDM信號；以及

比較電路，與所述求均值電路和所述參考信號發生器連接，用于(i)分別接收所述均值SDM信號和所述參考SDM信號，(ii)將所述均值SDM信號的所述電壓電平與所述參考SDM信號的電壓電平進行比較，并且(iii)基于閾值以及所述均值SDM信號和所述參考SDM信號的所述電壓電平的差值來生成測試輸出信號。

2.根據權利要求1所述的BIST電路，其中所述參考信號發生器包括查找表LUT，其中所述LUT包括SDM輸入值組以及相應的參考SDM值組，其中所述SDM輸入值組中的至少一個SDM輸入值等于所述SDM輸入信號的電壓電平，并且所述參考SDM值組中的至少一個參考SDM值等于所述參考SDM信號的所述電壓電平。

3.根據權利要求2所述的BIST電路，其中所述求均值電路包括：

用于接收來自所述處理器的測試使能信號和時鐘信號的計數器組，其中所述計數器組包括用于分別接收所述第一位信號及第二位信號并分別生成第一計數器輸出信號及第二計數器輸出信號的第一計數器及第二計數器，其中與所述第一計數器輸出信號對應的第一計數值基于所述第一位信號、所述測試使能信號和所述時鐘信號，并且與所述第二計數器輸出信號對應的第二計數值基于所述第二位信號、所述測試使能信號和所述時鐘信號；

周期計數器，用于接收來自所述處理器的所述測試使能信號和所述時鐘信號，并且(i)基于所述測試使能信號、所述時鐘信號和預定的最大計數值來生成計數信號，以及(ii)當所述計數信號等于所述預定的最大計數值時生成測試完成信號；以及

與所述第一計數器及第二計數器連接用于分別接收所述第一計數器輸出信號及第二計數器輸出信號的加法器，其中所述加法器計算所述第一計數值及第二計數值的和，并生成相加信號，其中，所述相加信號對應于所述第一計數值及第二計數值的所述和；以及

除法器，與所述加法器和所述周期計數器連接，用于生成與所述相加值除以所述預定的最大計數值相等的第一中間信號。

4.根據權利要求3所述的BIST電路，其中所述求均值電路還包包括緩沖器，所述緩沖器接收(i)來自所述處理器的所述時鐘信號、(ii)來自所述周期計數器的所述測試完成信號以及(iii)來自所述除法器的所述第一中間信號，存儲所述第一中間信號，并輸出所述均值SDM信號，其中所述均值SDM信號具有與所述第一中間信號的電壓電平相等的電壓電平。

5.根據權利要求1所述的BIST電路，其中所述參考信號發生器包括：

查找表LUT和數模轉換器DAC，

其中所述LUT包括SDM輸入值組以及相應的參考SDM值組，其中所述SDM輸入值組中的至少一個SDM輸入值等于所述SDM輸入信號的電壓電平，

其中所述LUT輸出第二中間信號，其中所述參考SDM值組中的至少一個參考SDM值等于所述第二中間信號的電壓電平，

其中所述DAC接收所述第二中間信號并生成所述參考SDM信號，并且

其中所述參考SDM信號的所述電壓電平等于所述第二中間信號的所述電壓電平。