[發明專利]存儲器讀取電路及其讀取方法在審
| 申請號: | 201610479550.5 | 申請日: | 2016-06-22 |
| 公開(公告)號: | CN107527639A | 公開(公告)日: | 2017-12-29 |
| 發明(設計)人: | 王韜;周耀 | 申請(專利權)人: | 中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | G11C7/10 | 分類號: | G11C7/10;G11C8/10 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙)31237 | 代理人: | 屈蘅,李時云 |
| 地址: | 300385 天*** | 國省代碼: | 天津;12 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲器 讀取 電路 及其 方法 | ||
技術領域
本發明涉及存儲器技術領域,特別涉及一種存儲器讀取電路及其讀取方法。
背景技術
存儲器是數字集成電路中重要的組成部分,它更是構建基于微處理器的應用系統不可缺少的一部分。近年來,人們將各種存儲器嵌入在處理器內部以提高處理器的集成度與工作效率,因此,存儲器陣列及其外圍電路的性能在很大程度上決定了整個系統的工作效率。
讀取電路是存儲器的外圍電路的重要組成部分,讀取電路通常被用來在對存儲器的存儲單元進行讀操作時對存儲單元位線(BL,Bit Line)上的微小信號進行采樣變換并進行放大,從而確定存儲單元內的存儲信息。
讀取電路的工作機制是通過將存儲器的存儲單元位線上的電流/電壓與基準電流/電壓比較而讀取存儲單元中的數據。更具體地說,讀取電路的工作分為兩個階段,一是預充電階段,即對選中的存儲單元的位線預充電,二是比較階段,即將選中的存儲單元的位線電流/電壓與基準電流/電壓比較。在預充電階段中,將位線的電位提升至能夠在存儲單元中產生足夠大小的位線電流的水平;而在比較階段中,將位線電流/電壓與基準電流/電壓進行比較并輸出標準邏輯電平,從而起到放大位線信號的作用,便于讀取數據。
參考圖1中所示,將位線電流與基準電流的微小信號差放大為標準的邏輯狀態“0”和“1”,然后輸出?,F有技術的讀取電路至少存在如下缺陷:將位線電流與基準電流比較過程中,基準電流為邏輯“0”和“1”之間電流差的二分之一,使得邏輯“0”和“1”的電流與基準電流的間隔為邏輯“0”和“1”之間電流差的二分之一,電流間隔較小從而導致需要的讀取時間過長,讀取的可靠性低。
發明內容
本發明的目的在于,提供一種存儲器的讀取電路及其讀取方法,解決現有技術中存儲單元讀取效率低、可靠性低的問題。
為解決上述技術問題,本發明提供一種存儲器讀取電路,包括:
存儲器,包括陣列分布的存儲單元;
依次與每一列的存儲單元連接的多條位線;
比較器,包括正輸入端和負輸入端,所述多條位線依次交替連接至所述正輸入端和所述負輸入端;
地址譯碼器,所述地址譯碼器包括多個地址譯碼單元,每條位線上的所述存儲單元通過一個所述地址譯碼單元與所述比較器連接,每兩個相鄰的地址譯碼單元連接相同的地址譯碼信號,且與所述兩個相鄰的地址譯碼單元連接的兩個存儲單元的邏輯狀態相反。
可選的,所述存儲器讀取電路還包括依次與每一行的存儲單元連接的多條字線,同一行的所述存儲單元連接同一條字線。
可選的,所述存儲單元包括串聯在每條位線上的第一PMOS晶體管和第二PMOS晶體管,所述第一PMOS晶體管的源極連接所述地址譯碼單元,所述第一PMOS晶體管的漏極連接所述第二PMOS晶體管的源極,所述第一PMOS晶體管的柵極連接所述字線,所述第二PMOS晶體管的漏極連接第一電源端,所述第二PMOS晶體管的柵極連接控制柵極線。
可選的,所述地址譯碼單元包括串聯在每條位線上的第三PMOS晶體管和第四PMOS晶體管,且每兩個相鄰的第三PMOS晶體管的柵極連接相同的第一地址譯碼信號,每兩個相鄰的第四PMOS晶體管的柵極連接相同的第二地址譯碼信號,所述第三PMOS晶體管的源極連接所述比較器,所述第三PMOS晶體管的漏極連接所述第四PMOS晶體管的源極,所述第四PMOS晶體管的漏極連接所述存儲單元。
可選的,還包括等電位電路,所述等電位電路連接于所述正輸入端和所述負輸入端之間,以使得所述正輸入端和所述負輸入端的電位相等。
可選的,所述等電位電路包括第五PMOS晶體管,所述第五PMOS晶體管的漏極連接所述正輸入端,所述第五PMOS晶體管的源極連接所述負輸入端,所述第五PMOS晶體管的柵極連接一等電位控制信號。
可選的,所述等電位電路包括第五PMOS晶體管和第一NMOS晶體管,所述第五PMOS晶體管的漏極連接所述第一NMOS晶體管的源極,所述第一NMOS晶體管的源極連接所述負輸入端,所述第五PMOS晶體管的源極連接所述第一NMOS晶體管的漏極,所述第五PMOS晶體管的源極連接所述正輸入端,所述第五PMOS晶體管的柵極連接一等電位控制信號,所述第一NMOS晶體管的柵極連接反相的等電位控制信號。
可選的,還包括預充電電路,所述預充電電路連接于所述正輸入端和所述負輸入端之間,用于對所述正輸入端和所述負輸入端進行充電。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(天津)有限公司;中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610479550.5/2.html,轉載請聲明來源鉆瓜專利網。





