[發明專利]存儲器讀取電路及其讀取方法

在審

• 申請號: 201610479550.5
• 申請日: 2016-06-22
• 公開（公告）號: CN107527639A
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 王韜;周耀
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C8/10
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

1.一種存儲器讀取電路，其特征在于，包括：

存儲器，包括陣列分布的存儲單元；

依次與每一列的存儲單元連接的多條位線；

比較器，包括正輸入端和負輸入端，所述多條位線依次交替連接至所述正輸入端和所述負輸入端；

地址譯碼器，所述地址譯碼器包括多個地址譯碼單元，每條位線上的所述存儲單元通過一個所述地址譯碼單元與所述比較器連接，每兩個相鄰的地址譯碼單元連接相同的地址譯碼信號，且與所述兩個相鄰的地址譯碼單元連接的兩個存儲單元的邏輯狀態相反。

2.如權利要求1所述的存儲器讀取電路，其特征在于，所述存儲器讀取電路還包括依次與每一行的存儲單元連接的多條字線，同一行的所述存儲單元連接同一條字線。

3.如權利要求2所述的存儲器讀取電路，其特征在于，所述存儲單元包括串聯在每條位線上的第一PMOS晶體管和第二PMOS晶體管，所述第一PMOS晶體管的源極連接所述地址譯碼單元，所述第一PMOS晶體管的漏極連接所述第二PMOS晶體管的源極，所述第一PMOS晶體管的柵極連接所述字線，所述第二PMOS晶體管的漏極連接第一電源端，所述第二PMOS晶體管的柵極連接控制柵極線。

4.如權利要求1所述的存儲器讀取電路，其特征在于，所述地址譯碼單元包括串聯在每條位線上的第三PMOS晶體管和第四PMOS晶體管，且每兩個相鄰的第三PMOS晶體管的柵極連接相同的第一地址譯碼信號，每兩個相鄰的第四PMOS晶體管的柵極連接相同的第二地址譯碼信號，所述第三PMOS晶體管的源極連接所述比較器，所述第三PMOS晶體管的漏極連接所述第四PMOS晶體管的源極，所述第四PMOS晶體管的漏極連接所述存儲單元。

5.如權利要求1所述的存儲器讀取電路，其特征在于，還包括等電位電路，所述等電位電路連接于所述正輸入端和所述負輸入端之間，以使得所述正輸入端和所述負輸入端的電位相等。

6.如權利要求5所述的存儲器讀取電路，其特征在于，所述等電位電路包括第五PMOS晶體管，所述第五PMOS晶體管的漏極連接所述正輸入端，所述第五PMOS晶體管的源極連接所述負輸入端，所述第五PMOS晶體管的柵極連接一等電位控制信號。

7.如權利要求5所述的存儲器讀取電路，其特征在于，所述等電位電路包括第五PMOS晶體管和第一NMOS晶體管，所述第五PMOS晶體管的漏極連接所述第一NMOS晶體管的源極，所述第一NMOS晶體管的源極連接所述負輸入端，所述第五PMOS晶體管的源極連接所述第一NMOS晶體管的漏極，所述第五PMOS晶體管的源極連接所述正輸入端，所述第五PMOS晶體管的柵極連接一等電位控制信號，所述第一NMOS晶體管的柵極連接反相的等電位控制信號。

8.如權利要求1所述的存儲器讀取電路，其特征在于，還包括預充電電路，所述預充電電路連接于所述正輸入端和所述負輸入端之間，用于對所述正輸入端和所述負輸入端進行充電。

9.如權利要求8所述的存儲器讀取電路，其特征在于，所述預充電電路包括連接于第二電源端與所述正輸入端之間的第六PMOS晶體管，以及連接于所述第二電源端和所述負輸入端之間的第七PMOS晶體管。

10.如權利要求9所述的存儲器讀取電路，其特征在于，所述第六PMOS晶體管的柵極和所述第七PMOS晶體管的柵極連接充電控制信號，所述第六PMOS晶體管的源極和所述第七PMOS晶體管的源極連接所述第二電源端。

11.如權利要求10所述的存儲器讀取電路，其特征在于，所述預充電電路還包括鉗位電路，所述鉗位電路包括第二NMOS晶體管和第三NMOS晶體管，所述第二NMOS晶體管的漏極連接所述第六PMOS晶體管的漏極，所述第三NMOS晶體管的漏極連接所述第七PMOS晶體管的漏極，所述第二NMOS晶體管的柵極和所述第三NMOS晶體管的柵極連接鉗位控制信號，所述第二NMOS晶體管的源極連接所述正輸入端，所述第三NMOS晶體管的源極連接所述負輸入端。