[發(fā)明專利]暫態(tài)電壓抑制集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610454117.6
• 申請(qǐng)日: 2016-06-21
• 公開（公告）號(hào): CN107293538B
• 公開（公告）日: 2019-10-25
• 發(fā)明（設(shè)計(jì)）人: 陳志豪
• 申請(qǐng)（專利權(quán)）人: 力智電子股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王珊珊

1.一種暫態(tài)電壓抑制集成電路，其特征在于，包括：

輸入輸出引腳；

接地引腳；

基板，提供共同總線；

第一暫態(tài)電壓抑制晶粒，配置在所述基板上，且包括第一輸入輸出端與第一參考接地端；以及

第二暫態(tài)電壓抑制晶粒，配置在所述基板上，且包括第二輸入輸出端與第二參考接地端；

其中，所述第二參考接地端通過所述共同總線電性連接至所述第一參考接地端，所述第一輸入輸出端連接所述輸入輸出引腳，所述第二輸入輸出端連接所述接地引腳，

其中，在所述第一輸入輸出端發(fā)生一靜電放電電壓時(shí)通過所述第二輸入輸出端進(jìn)行放電，并且在所述第二輸入輸出端發(fā)生所述靜電放電電壓時(shí)通過所述第一輸入輸出端進(jìn)行放電。

2.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，所述第一暫態(tài)電壓抑制晶粒包括：

二極管串，連接于電源端以及所述第一參考接地端間，所述二極管串包括所述第一輸入輸出端；以及

齊納二極管，其陽極連接至所述第一參考接地端，其陰極連接至所述電源端。

3.根據(jù)權(quán)利要求2所述的暫態(tài)電壓抑制集成電路，其特征在于，所述二極管串包括：

第一溝道二極管，其陰極連接至所述電源端，其陽極連接至所述第一輸入輸出端；以及

第二溝道二極管，其陰極連接至所述第一溝道二極管的陽極，其陽極連接至所述第一參考接地端。

4.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，所述第二暫態(tài)電壓抑制晶粒包括：

二極管串，連接于一電源端以及所述第二參考接地端間，所述二極管串包括所述第二輸入輸出端；以及

齊納二極管，其陽極連接至所述第二參考接地端，其陰極連接至所述電源端。

5.根據(jù)權(quán)利要求4所述的暫態(tài)電壓抑制集成電路，其特征在于，所述二極管串包括：

第一溝道二極管，其陰極連接至所述電源端，其陽極連接至所述第二輸入輸出端；以及

第二溝道二極管，其陰極連接至所述第一溝道二極管的陽極，其陰極連接至所述第二參考接地端。

6.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，所述第二暫態(tài)電壓抑制晶粒與所述第一暫態(tài)電壓抑制晶粒為相同構(gòu)造。

7.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，所述第一暫態(tài)電壓抑制晶粒和第二暫態(tài)電壓抑制晶粒的基底與所述基板電性隔離。

8.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，所述第二暫態(tài)電壓抑制晶粒更具有一電源端，其中所述電源端與所述共同總線電性連接。

9.根據(jù)權(quán)利要求1所述的暫態(tài)電壓抑制集成電路，其特征在于，當(dāng)所述第一暫態(tài)電壓抑制晶粒的數(shù)量為多個(gè)時(shí)，所述第二暫態(tài)電壓抑制晶粒配置于多個(gè)所述第一暫態(tài)電壓抑制晶粒的幾何中心。

10.一種暫態(tài)電壓抑制集成電路，其特征在于，包括：

至少一輸入輸出引腳；

接地引腳；

基板，以提供一共同總線；

至少一第一暫態(tài)電壓抑制晶粒，配置在所述基板上，包括第一輸入輸出端與第一參考接地端；以及

第二暫態(tài)電壓抑制晶粒，配置在所述基板上，包括第二輸入輸出端與第二參考接地端；

其中，所述第二參考接地端通過所述共同總線電性連接至所述第一參考接地端，所述第一輸入輸出端連接所述至少一輸入輸出引腳其中之一，所述第二輸入輸出端連接所述接地引腳，

其中，當(dāng)靜電放電電壓存在于其中一個(gè)所述輸入輸出引腳時(shí)，電流路徑經(jīng)由與所述輸入輸出引腳連接的所述第一輸入輸出端、所述第一參考接地端、所述共同總線、所述第二參考接地端、所述第二輸入輸出端至所述接地引腳。