[發明專利]一種可關斷的高壓啟動電路

有效

• 申請號: 201610430988.4
• 申請日: 2016-06-16
• 公開（公告）號: CN105955379B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 方健;姚易寒;楊艦;方舟;雷一博;酒耐霞;辛世杰;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56;H02M1/36
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

技術領域

本發明屬于電子技術領域，具體涉及一種可關斷的高壓啟動電路。

背景技術

在當代，需要電源供給的情況無處不在，而在工業和通信領域，輸入通常是非常高的電壓，如果此時需要供電，則經常會使用到高壓啟動電路來提供一個穩定的電壓，因為即使是隔離式開關電源變換器本身在啟動過程中也需要供電，所以高壓啟動電路至關重要。高壓啟動電路現在正在朝具有更小的功耗，更寬范圍的輸入電壓，以及更高的功率密度的方向發展。

現在常見的方案是使用耗盡型MOSFET作為調整管來控制輸出電壓。如圖1所示，耗盡型MOSFET調整管方案具有控制電路簡單，可以自啟動的優點。但是由于耗盡型NMOSFET的閾值是負的，如果簡單地將耗盡型NMOSFET的柵端拉至地電位，是無法保證將它關斷的。只有在源端高于柵端一定電壓的情況下，才能有效關閉耗盡型NMOSFET。由于NMOSFET的啟動電路的輸出點需要補償，即在NMOSFET這路需提供相當大的電流來將輸出極點推至很遠，如果主體功率管不能在有外圍供電的情況下關閉，則芯片的功耗將會變得很大，需要花費更加多的成本來進行散熱設計。長時間地導通，也會影響功率管的壽命。

發明內容

本發明的目的是為了解決上述問題，提出了使用增強型NMOSFET的方案，并設計了相應的關斷電路來保證增強型MOSFET可以隨時關閉，從而降低了功耗，并能延長NMOSFET的壽命。

本發明的技術方案為：一種可關斷的高壓啟動電路，包括偏置和基準電路、控制邏輯電路和主體電路；所述偏置和基準電路的輸入端接外部高壓電源，偏置和基準電路的輸出端分別接控制邏輯電路的輸入端和主體電路的輸入端；所述控制邏輯電路的輸出端接主體電路的輸入端，主體電路的電源端接外部高壓電源；其中，偏置和基準電路用于給控制邏輯電路和主體電路提供偏置電壓和基準電壓；控制邏輯電路用于檢測輸入點的電壓，并根據檢測的結果產生控制信號發送到主體電路，控制主體電路產生穩定的輸出電壓；

所述主體電路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NPN型雙極晶體管Q1、第二NPN型雙極晶體管Q2、第一電阻R1、第二電阻R2、第一JFET晶體管JFET1、第一增強型MOSFET晶體管LDMOS1和第一運算放大器A1；

第一增強型MOSFET晶體管LDMOS1的漏極接外部高壓電源，其柵極接第一PMOS管MP1的漏極，第一增強型MOSFET晶體管LDMOS1的源極依次通過第一電阻R1和第二電阻R2后接地；

第一JFET晶體管JFET1的漏極接外部高壓電源，其柵極接地；

第一PMOS管MP1的源極接第一JFET晶體管JFET1的源極，第一PMOS管MP1的柵極接偏置和基準電路輸出的偏置電壓；

第三PMOS管MP3的源極接第一PMOS管MP1的漏極，第三PMOS管MP3的柵極接運算放大器A1的輸出端，第三PMOS管MP3的漏極依次通過第一電阻R1和第二電阻R2后接地；

第二PMOS管MP2的源極接第一JFET晶體管JFET1的源極，第二PMOS管MP2的柵極接偏置和基準電路輸出的偏置電壓；

第四PMOS管MP4的源極接第一JFET晶體管JFET1的源極，第四PMOS管MP4的柵極接外部使能信號；

第一NPN型雙極晶體管Q1的集電極接第一PMOS管MP1的漏極，第一NPN型雙極晶體管Q1的基極接第二PMOS管MP2漏極與第四PMOS管MP4漏極的連接點，第一NPN型雙極晶體管Q1的發射極依次通過第一電阻R1和第二電阻R2后接地；

第二NPN型雙極晶體管Q2的集電極接第二PMOS管MP2漏極與第四PMOS管MP4漏極的連接點，第二NPN型雙極晶體管Q2的基極與集電極互連，第二NPN型雙極晶體管Q2的發射極依次通過第一電阻R1和第二電阻R2后接地；

第一運算放大器A1的正向輸入端接偏置和基準電路輸出的基準電壓，第一運算放大器A1的負向輸入端通過第二電阻R2后接地，第一運算放大器A1的使能端接外部使能信號。

本發明的有益效果為相比傳統電路，僅額外增加了數目有限的晶體管，就實現了一種用作高壓啟動的可關斷線性穩壓電路，解決了芯片待機功耗過大和功率管壽命過短的問題。

附圖說明

圖1傳統耗盡型MOSFET調整管方案示意圖；

圖2新型控制電路的具體結構示意圖；

圖3本發明的主體電路結構示意圖。

具體實施方式