[發明專利]一種可關斷的高壓啟動電路

有效

• 申請號: 201610430988.4
• 申請日: 2016-06-16
• 公開（公告）號: CN105955379B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 方健;姚易寒;楊艦;方舟;雷一博;酒耐霞;辛世杰;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56;H02M1/36
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

1.一種可關斷的高壓啟動電路，包括偏置和基準電路、控制邏輯電路和主體電路；所述偏置和基準電路的輸入端接外部高壓電源，偏置和基準電路的輸出端分別接控制邏輯電路的輸入端和主體電路的輸入端；所述控制邏輯電路的輸出端接主體電路的輸入端，主體電路的電源端接外部高壓電源；其中，偏置和基準電路用于給控制邏輯電路和主體電路提供偏置電壓和基準電壓；控制邏輯電路用于檢測輸入點的電壓，并根據檢測的結果產生控制信號發送到主體電路，控制主體電路產生穩定的輸出電壓；其特征在于，

所述主體電路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NPN型雙極晶體管Q1、第二NPN型雙極晶體管Q2、第一電阻R1、第二電阻R2、第一JFET晶體管JFET1、第一增強型MOSFET晶體管LDMOS1和第一運算放大器A1；

第一增強型MOSFET晶體管LDMOS1的漏極接外部高壓電源，其柵極接第一PMOS管MP1的漏極，第一增強型MOSFET晶體管LDMOS1的源極依次通過第一電阻R1和第二電阻R2后接地；

第一JFET晶體管JFET1的漏極接外部高壓電源，其柵極接地；

第一PMOS管MP1的源極接第一JFET晶體管JFET1的源極，第一PMOS管MP1的柵極接偏置和基準電路輸出的偏置電壓；

第三PMOS管MP3的源極接第一PMOS管MP1的漏極，第三PMOS管MP3的柵極接運算放大器A1的輸出端，第三PMOS管MP3的漏極依次通過第一電阻R1和第二電阻R2后接地；

第二PMOS管MP2的源極接第一JFET晶體管JFET1的源極，第二PMOS管MP2的柵極接偏置和基準電路輸出的偏置電壓；

第四PMOS管MP4的源極接第一JFET晶體管JFET1的源極，第四PMOS管MP4的柵極接外部使能信號；

第一NPN型雙極晶體管Q1的集電極接第一PMOS管MP1的漏極，第一NPN型雙極晶體管Q1的基極接第二PMOS管MP2漏極與第四PMOS管MP4漏極的連接點，第一NPN型雙極晶體管Q1的發射極依次通過第一電阻R1和第二電阻R2后接地；

第二NPN型雙極晶體管Q2的集電極接第二PMOS管MP2漏極與第四PMOS管MP4漏極的連接點，第二NPN型雙極晶體管Q2的基極與集電極互連，第二NPN型雙極晶體管Q2的發射極依次通過第一電阻R1和第二電阻R2后接地；

第一運算放大器A1的正向輸入端接偏置和基準電路輸出的基準電壓，第一運算放大器A1的負向輸入端通過第二電阻R2后接地，第一運算放大器A1的使能端接外部使能信號。