[發明專利]晶體管的形成方法

在審

• 申請號: 201610407520.3
• 申請日: 2016-06-12
• 公開（公告）號: CN107492497A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 陳德艷;馬燕春;鄭大燮
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

技術領域

本發明涉及半導體制造領域，特別涉及一種晶體管的形成方法。

背景技術

橫向擴散場效應(Lateral Diffusion MOS,LDMOS)晶體管是一種通過平面擴散(planar diffusion)在半導體基板表面形成橫向電流路徑的半導體結構。與傳統MOS晶體管相比，LDMOS晶體管中源區和漏區之間具有輕摻雜區，被稱之為漂移區。因此在LDMOS晶體管在源區和漏區之間連接高壓時，漂移區能夠承受較高的電壓降，所以LDMOS晶體管能夠具有較高的擊穿電壓。

LDMOS晶體管能夠與互補金屬氧化物半導體工藝兼容，所以LDMOS晶體管被廣泛應用于功率器件中。對于用作功率集成電路的LDMOS晶體管，導通電阻(Rdson)和擊穿電壓(Breakdown Voltage,BV)是衡量其器件性能的兩個重要指標。

LDMOS晶體管包括位于半導體襯底內的源區區域、漏區區域以及位于源區區域和漏區區域之間的溝道區，柵極位于溝道區域上方。此外，與傳統場效應晶體管不同的是，LDMOS晶體管中漏區區域與柵極之間的距離大于源區區域與柵極之間的距離，并且漏區區域位于用以分隔溝道區域和漏區區域的摻雜阱內。

為了改善所述LDMOS晶體管的性能，LDMOS晶體管常常采用表面電場縮減(Reduced surface electric field,RESURF)技術與低厚度外延(EPI)或N型阱區(N-Well)以達到提高擊穿電壓和降低導通電阻的目的。

但是現有技術形成的LDMOS晶體管的擊穿電壓有待進一步提高。

發明內容

本發明解決的問題是提供一種晶體管的形成方法，提高LDMOS晶體管的擊穿電壓。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：

形成基底；在所述基底上形成柵極材料層；對所述柵極材料層進行第一刻蝕，去除部分所述柵極材料層，露出部分所述基底；對露出的所述基底進行第一離子注入，在所述基底內形成具有第一摻雜離子的體區，所述體區延伸至剩余的所述柵極材料層下方；對剩余的所述柵極材料層進行第二刻蝕，去除遠離所述體區的一側的部分所述柵極材料層，形成柵極。

可選的，進行第一刻蝕的步驟包括：在所述柵極材料層上形成第一掩膜，所述第一掩膜具有露出所述柵極材料層表面的第一開口；以所述第一掩膜為掩膜，進行第一刻蝕，露出部分所述基底；在進行第一離子注入之后，在進行第二刻蝕之前，所述形成方法還包括：去除所述第一掩膜。

可選的，所述第一掩膜的材料包括光刻膠。

可選的，所述第一離子注入的步驟包括：以所述第一掩膜為掩膜，進行第一離子注入。

可選的，形成的晶體管為N型晶體管，所述第一摻雜離子為P型離子。

可選的，所述P型摻雜離子包括：硼離子、銦離子或鎵離子中的一種或多種。

可選的，所述第一離子注入的步驟包括：采用側向離子注入的方式進行所述第一離子注入。

可選的，采用側向離子注入的方式進行所述第一離子注入的步驟中，所述第一離子注入的傾斜角度在30°到45°范圍內，所述傾斜角度為注入方向與所述基底表面法線之間的夾角。

可選的，進行第一離子注入的步驟中，所述體區和剩余的所述柵極材料層重疊區域的尺寸小于0.1微米。

可選的，進行第二刻蝕的步驟包括：形成覆蓋所述體區和部分柵極材料層表面的第二掩膜，所述第二掩膜具有露出所述柵極材料層表面的第二開口；以所述第二掩膜為掩膜，進行第二刻蝕，去除部分柵極材料層，形成柵極。

可選的，所述第二掩膜的材料包括光刻膠。

可選的，采用干法刻蝕的方式進行第一刻蝕或第二刻蝕，或者采用干法 刻蝕的方式進行第一刻蝕和第二刻蝕。

可選的，在形成基底之后，在形成柵極材料層之前，還包括：在所述基底上形成柵氧材料層；形成柵極材料層的步驟包括：在所述柵氧材料層上形成所述柵極材料層；進行第一刻蝕的步驟還包括：對所述柵氧材料層進行第一刻蝕，去除部分柵氧材料層，露出所述基底；進行第二刻蝕的步驟還包括：對剩余的所述柵氧材料層進行第二刻蝕，去除遠離所述體區的一側的部分所述柵氧材料層，形成柵氧層，所述柵氧層與所述柵極構成柵極結構。

可選的，形成所述柵氧材料層的步驟包括：通過熱氧化的方式形成所述柵氧材料層。