[發明專利]半導體結構及其制造方法

有效

• 申請號: 201610407359.X
• 申請日: 2016-06-12
• 公開（公告）號: CN107492551B
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L27/092;H01L21/8238;H01L21/8244
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 高靜;吳敏

一種半導體結構及其制造方法，所述方法包括：提供基底，基底包括襯底、以及凸出于襯底的鰭部，襯底包括第一區域和第二區域，第一區域和第二區域用于形成不同類型的晶體管；形成覆蓋鰭部頂部和側壁的柵介質層；在第一區域和第二區域交界處的柵介質層上形成阻擋層，阻擋層至少覆蓋交界處第二區域的柵介質層；在第二區域的柵介質層和阻擋層上形成第二功函數層；在第一區域的柵介質層上形成第一功函數層。本發明先在第一區域和第二區域交界處的柵介質層上形成阻擋層，阻擋層至少覆蓋交界處第二區域的柵介質層，所述阻擋層可以減小第一功函數層中的金屬離子在第二功函數層中的擴散程度，從而可以避免對第二功函數層的性能造成不良影響。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構及其制造方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：邏輯、存儲器和模擬電路，其中存儲器件在集成電路產品中占了相當大的比例。隨著存儲技術的發展，出現了各種類型的半導體存儲器，例如靜態隨機隨機存儲器(SRAM，Static Random AccessMemory)、動態隨機存儲器(DRAM，Dynamic Random Access Memory)、可擦除可編程只讀存儲器(EPROM，Erasable Programmable Read-Only Memory)、電可擦除可編程只讀存儲器(EEPROM，Electrically Erasable Programmable Read-Only)和閃存(Flash)。由于靜態隨機存儲器具有低功耗和較快工作速度等優點，使得靜態隨機存儲器及其形成方法受到越來越多的關注。

對于SRAM，其主要包括上拉(PU，Pull Up)晶體管、下拉(PD，Pull Down)晶體管以及傳送門(PG，Pass Gate)晶體管，其中，上拉晶體管和下拉晶體管為NMOS晶體管，傳送門晶體管為PMOS晶體管。

為了同時滿足MOS晶體管中NMOS晶體管和PMOS晶體管改善閾值電壓(ThresholdVoltage)的要求，通常采用不同的金屬材料作為NMOS晶體管和PMOS晶體管的金屬柵極結構中的功函數(WF，Work Function)層材料，使得NMOS晶體管和PMOS晶體管具有不同的閾值電壓，其中，NMOS晶體管的金屬柵極結構中具有N型功函數層，PMOS晶體管的金屬柵極結構中具有P型功函數層。

然而現有技術形成的SRAM器件的電學性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其制造方法，優化SRAM器件的電學性能。

為解決上述問題，本發明提供一種半導體結構的制造方法，包括：提供基底，所述基底包括襯底、以及凸出于所述襯底的鰭部，所述襯底包括第一區域和第二區域，所述第一區域和第二區域用于形成不同類型的晶體管；形成覆蓋所述鰭部頂部和側壁的柵介質層；在所述第一區域和第二區域交界處的柵介質層上形成阻擋層，所述阻擋層至少覆蓋所述交界處第二區域的柵介質層；在所述第二區域的柵介質層和阻擋層上形成第二功函數層；在所述第一區域的柵介質層上形成第一功函數層。

可選的，所述阻擋層具有無定形結構。

可選的，所述阻擋層的材料為TiSiN或TaSiN。

可選的，所述阻擋層僅覆蓋交界處所述第二區域的柵介質層。

可選的，在所述第一區域和第二區域交界處的柵介質層上形成阻擋層的步驟包括：形成保形覆蓋所述柵介質層的阻擋膜；在所述第一區域和第二區域交界處的阻擋膜上形成圖形層，所述圖形層僅覆蓋交界處所述第二區域的阻擋膜；以所述圖形層為掩膜，刻蝕所述阻擋膜直至露出所述柵介質層，形成阻擋層；去除所述圖形層。

可選的，所述阻擋層還覆蓋交界處所述第一區域的柵介質層；形成所述第一功函數層的步驟中，所述第一功函數層還位于交界處所述第一區域的阻擋層上。