[發明專利]半導體結構及形成方法

有效

• 申請號: 201610407346.2
• 申請日: 2016-06-12
• 公開（公告）號: CN107492521B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 周飛;洪中山
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L29/10
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 高靜;吳敏

一種半導體結構及形成方法，包括：提供襯底；形成位于襯底表面的多個鰭部；填充隔離層，位于第一區襯底表面的隔離層為第一隔離層，位于第二區襯底表面的隔離層為第二隔離層；去除第二區襯底表面的鰭部以及第二隔離層形成開口；對開口的側壁進行抗氧化處理；在開口中形成隔離結構。本發明在去除第二區襯底表面的鰭部以及第二隔離層形成開口之后，對開口的側壁進行抗氧化處理，形成覆蓋第一隔離層側壁的抗氧化層。抗氧化層能夠與氧反應，從而實現對氧原子的吸收。所以，抗氧化層的形成，能夠有效阻止氧原子的擴散，減少氧原子與鰭部的接觸，降低其不備氧化的可能，能夠有效提高半導體結構中鰭部的均勻性。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構及形成方法。

背景技術

隨著集成電路向超大規模集成電路發展，集成電路內部的電路密度越來越大，所包含的元器件數量也越來越多，元器件的尺寸也隨之減小。隨著MOS器件尺寸的減小，MOS器件的溝道隨之縮短。由于溝道縮短，MOS器件的緩變溝道近似不再成立，而凸顯出各種不利的物理效應(特別是短溝道效應)，這使得器件性能和可靠性發生退化，限制了器件尺寸的進一步縮小。

為了進一步縮小MOS器件的尺寸，人們發展了多面柵場效應晶體管結構，以提高MOS器件柵極的控制能力，抑制短溝道效應。其中鰭式場效應晶體管就是一種常見的多面柵結構晶體管。

鰭式場效應晶體管為立體結構，包括襯底，所述襯底上形成有一個或多個凸出的鰭，鰭之間設置有絕緣隔離部件；柵極橫跨于鰭上且覆蓋所述鰭的頂部和側壁。由于這種立體結構與傳統平面結構的晶體管具有較大區別，部分工藝如果操作不當可能對形成器件的電學性能造成很大影響。

鰭式場效應晶體管的源區、漏區和溝道均位于鰭部內，鰭部的形成工藝直接影響所形成晶體管的性能。但是現有技術中形成的半導體結構，存在鰭部均勻度不足的問題。

發明內容

本發明解決的問題是提供一種半導體結構及形成方法，以提高鰭部均勻度，改善所形成半導體結構的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供襯底，所述襯底包括多個第一區以及位于所述第一區之間的第二區；形成位于所述襯底表面的多個鰭部；在相鄰所述鰭部之間填充隔離層，位于第一區襯底表面的隔離層為第一隔離層，位于第二區襯底表面的隔離層為第二隔離層；去除所述第二區襯底表面的鰭部以及所述第二隔離層形成開口，所述開口的側壁為第一隔離層且底部為第二襯底；對開口的側壁進行抗氧化處理，形成抗氧化層；抗氧化處理之后，在開口中形成隔離結構。

可選的，所述抗氧化處理的步驟包括：對所述第一隔離層側壁進行抗氧化離子注入的方式進行所述抗氧化處理。

可選的，對所述第一隔離層側壁進行抗氧化離子注入的方式進行所述抗氧化處理的步驟包括：通過硅注入的方式進行所述抗氧化處理。

可選的，通過硅注入的方式進行所述抗氧化處理的步驟中，所述硅注入的注入能量在2KeV到20KeV范圍內，注入劑量在1.0E14atom/cm²到5.0E16atom/cm²范圍內。

可選的，所述抗氧化處理的步驟包括：通過對所述第一隔離層側壁進行抗氧化表面處理的方式進行所述抗氧化處理。

可選的，通過對所述第一隔離層側壁進行抗氧化表面處理的方式進行所述抗氧化處理的步驟包括：通過硅烷表面處理的方式進行所述抗氧化處理。

可選的，通過硅烷表面處理的方式進行所述抗氧化處理的步驟中，所述硅烷表面處理的工藝參數包括：所述工藝氣體的壓強在100Torr到600Torr范圍內，工藝氣體流量在20sccm到800sccm范圍內，工藝溫度在500℃到750℃范圍內，表面處理時間在10s到1000s范圍內。