[發(fā)明專利]一種半導體器件及其制造方法、電子裝置

有效

• 申請?zhí)枺?/td>: 201610402943.6
• 申請日: 2016-06-08
• 公開（公告）號: CN107481929B
• 公開（公告）日: 2020-08-25
• 發(fā)明（設計）人: 吳健;張煥云
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/739
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發(fā)明提供一種半導體器件及其制造方法、電子裝置，所述方法包括：提供形成有P型摻雜體區(qū)和溝槽狀柵極的半導體襯底，在其上形成圖案化的掩膜層，僅露出位于溝槽狀柵極之間且鄰接溝槽狀柵極的半導體襯底部分；以掩膜層為掩膜，去除部分未被掩膜層遮蔽的位于溝槽狀柵極之間且鄰接溝槽狀柵極的半導體襯底，同時在半導體襯底上形成一凸起部分；去除掩膜層后，在半導體襯底上形成犧牲層；在所述凸起部分與溝槽狀柵極之間的半導體襯底中形成N+型摻雜區(qū)；在N+型摻雜區(qū)之間的半導體襯底內形成第一P+型摻雜區(qū)；去除犧牲層，在半導體襯底上形成層間介質層。根據本發(fā)明，可以降低閾值電壓并改善多個IGBT單元的閾值電壓的均一性。

技術領域

本發(fā)明涉及半導體制造工藝，具體而言涉及一種半導體器件及其制造方法、電子裝置。

背景技術

絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor，IGBT)，是由雙極型三極管(BJT)和絕緣柵型場效應管(MOSFET)組成的復合全控型電壓驅動式功率半導體器件，兼有MOSFET的高輸入阻抗和BJT的低導通壓降兩方面的優(yōu)點。BJT飽和壓降低，載流密度大，但驅動電流較大；MOSFET驅動功率很小，開關速度快，但導通壓降大，載流密度小。IGBT綜合了以上兩種器件的優(yōu)點，驅動功率小而飽和壓降低，非常適合應用于直流電壓為600V及以上的變流系統(tǒng)如交流電機、變頻器、開關電源、照明電路、牽引傳動等領域。

采用現有工藝制備IGBT時，需要在襯底中形成環(huán)狀溝槽，之后依次形成柵極介電層和柵極材料層以填充所述溝槽，再通過刻蝕去除位于溝槽之間的襯底上的柵極材料層以形成柵極，實施所述刻蝕之后，在柵極之間的襯底中形成N+注入區(qū)以構成源區(qū)。由于所述刻蝕過程造成對位于溝槽側壁的柵極介電層的過蝕刻，因此，后續(xù)形成的N+注入區(qū)與鄰接的柵極介電層的接觸面積過小，導致閾值電壓的升高。同時，由于所述刻蝕過程的不均一性，即所述刻蝕過程對于不同IGBT單元的柵極材料層的過蝕刻的不均一，進而造成閾值電壓的不均一。

因此，需要提出一種方法，以解決上述問題。

發(fā)明內容

針對現有技術的不足，本發(fā)明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底中形成有P型摻雜體區(qū)和溝槽狀柵極，所述溝槽狀柵極包括自下而上層疊的柵極介電層和柵極材料層；在所述半導體襯底上形成圖案化的掩膜層，僅露出位于所述溝槽狀柵極之間且鄰接所述溝槽狀柵極的半導體襯底部分；以所述掩膜層為掩膜，去除部分未被所述掩膜層遮蔽的位于所述溝槽狀柵極之間且鄰接所述溝槽狀柵極的半導體襯底，同時在所述半導體襯底上形成一凸起部分；去除所述掩膜層后，在所述半導體襯底上形成犧牲層；在所述凸起部分與所述溝槽狀柵極之間的半導體襯底中形成N+型摻雜區(qū)；在所述N+型摻雜區(qū)之間的半導體襯底內形成第一P+型摻雜區(qū)；去除所述犧牲層，在所述半導體襯底上形成層間介質層，并在所述層間介質層中形成底部電連接所述N+型摻雜區(qū)和所述第一P+型摻雜區(qū)的接觸塞。

在一個示例中，所述溝槽狀柵極的深度大于所述P型摻雜體區(qū)的深度。

在一個示例中，所述半導體器件為絕緣柵雙極型晶體管，所述溝槽狀柵極在平面上為環(huán)形結構。

在一個示例中，所述掩膜層為單層結構或多層結構，具有單層結構的所述掩膜層為圖案化的光刻膠層，具有多層結構的所述掩膜層包括自下而上層疊的圖案化的先進圖案化層、抗反射涂層和光刻膠層。

在一個示例中，去除部分未被所述掩膜層遮蔽的位于所述溝槽狀柵極之間且鄰接所述溝槽狀柵極的半導體襯底的厚度為0.1微米-0.2微米。

在一個示例中，所述N+型摻雜區(qū)和所述第一P+型摻雜區(qū)的深度相同，均小于所述P型摻雜體區(qū)的深度。

在一個示例中，所述N+型摻雜區(qū)中的摻雜雜質包括磷、氮、砷、銻或鉍，所述第一P+型摻雜區(qū)中的摻雜雜質包括硼、鋁、鎵、銦或鉈。