[發(fā)明專利]一種外部雙電壓輸入選擇開關電路及電子裝置

有效

• 申請?zhí)枺?/td>: 201610402929.6
• 申請日: 2016-06-08
• 公開（公告）號: CN107481759B
• 公開（公告）日: 2020-06-09
• 發(fā)明（設計）人: 權彞振;倪昊;許家銘;劉曉艷
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發(fā)明提供一種外部雙電壓輸入選擇開關電路及電子裝置，所述選擇開關電路包括參考電壓控制單元、電壓抬升單元以及一第一NMOS晶體管，其中：參考電壓控制單元配置為基于一參考電壓輸出控制電壓信號給電壓抬升單元；電壓抬升單元連接至第一NMOS晶體管的柵極，配置為基于所述控制電壓信號輸出一柵極電壓給所述柵極；第一NMOS晶體管的漏極連接至所述選擇開關電路的輸出端，第一NMOS晶體管的源極連接至負電荷泵偏置電壓。根據本發(fā)明，借助于參考電壓控制單元和電壓抬升單元的共同作用，可以控制第一NMOS晶體管的柵極電壓與襯底電壓之間的電壓差小于4V，提升第一NMOS晶體管的可靠性，使所述選擇開關電路輸出的電壓滿足NVM存儲單元編寫和擦除操作的要求。

技術領域

本發(fā)明涉及半導體制造工藝，具體而言涉及一種外部雙電壓輸入選擇開關電路及電子裝置。

背景技術

非易失性存儲器(NVM)電路中的存儲單元進行編寫和擦除操作時需要較高的負電荷泵偏置電壓(pump bias)，例如正偏壓或負偏壓。如果非易失性存儲器芯片可以支持較高的擊穿電壓和較強的柵氧化物擊穿特性(GOI)，上述編寫和擦除操作過程不存在任何問題。然而，現(xiàn)有的物聯(lián)網(Internet of Things)工藝將具有低功耗的中壓器件(例如3.3V器件)應用于NVM存儲單元的編寫和擦除操作，這就限制了NVM存儲單元在較高偏壓條件下運行時的擊穿電壓和柵氧化物擊穿特性的提升。

發(fā)明內容

針對現(xiàn)有技術的不足，本發(fā)明提供一種外部雙電壓輸入選擇開關電路，包括參考電壓控制單元、電壓抬升單元以及一第一NMOS晶體管，其中：

所述參考電壓控制單元配置為基于一參考電壓輸出控制電壓信號給所述電壓抬升單元；

所述電壓抬升單元連接至所述第一NMOS晶體管的柵極，配置為基于所述控制電壓信號輸出一柵極電壓給所述柵極；

所述第一NMOS晶體管的源極連接至所述選擇開關電路的輸出端，所述第一NMOS晶體管的漏極連接至負電荷泵偏置電壓。

示例性地，所述電壓抬升單元包括一二極管串和一第二NMOS晶體管，所述二極管串的第一端連接所述第二NMOS晶體管的源極。

示例性地，所述控制電壓信號連接所述第二NMOS晶體管的柵極，所述第二NMOS晶體管的漏極連接至所述負電荷泵偏置電壓。

示例性地，所述電壓抬升單元的第一輸入端連接至用于控制所述二極管串開關的控制信號，所述第二NMOS晶體管的源極連接至所述電壓抬升單元的輸出端，所述輸出端連接至所述第一NMOS晶體管的柵極。

示例性地，所述二極管串由多個PMOS晶體管串聯(lián)而成，在所述二極管串中，所述PMOS晶體管的源極與其鄰接的PMOS晶體管的漏極相接，每個所述PMOS晶體管的源極與柵極相接。

示例性地，所述電壓抬升單元還包括用于控制所述二極管串開關的第三PMOS晶體管，用于控制所述二極管串開關的控制信號連接至所述第三PMOS晶體管的柵極，所述第三PMOS晶體管的漏極連接至高電源電壓V_dd，所述第三PMOS晶體管的源極連接至所述二極管串的第二端。

示例性地，所述參考電壓控制單元的第一輸入端連接至低電源電壓V_SS，所述參考電壓控制單元的第二輸入端連接至參考電壓V_REF，所述參考電壓控制單元的輸出端連接至所述第二NMOS晶體管的柵極。