[發明專利]高速預充電敏感放大器電路、快速讀取電路及電子裝置

有效

• 申請號: 201610392505.6
• 申請日: 2016-06-03
• 公開（公告）號: CN107464580B
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 陳永耀;殷常偉;郁紅;倪昊
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C7/08
• 分類號: G11C7/08;G11C13/00;G11C16/26
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種用于非易失性存儲器的高速預充電敏感放大器電路、快速讀取電路及電子裝置，所述高速預充電敏感放大器電路包括：自動預充電模塊，其基于由電阻和多個MOS器件構成的反饋回路實現對所述非易失性存儲器的位線的快速預充電；以及信號放大器模塊，所述信號放大器模塊的輸入端連接至所述自動預充電模塊的輸出端，并且對所述位線的電壓信號進行放大。通過將包括反饋回路的自動預充電模塊應用于非易失性存儲器的讀取電路中，提供了對于位線的快速預充電，而不需要單獨的預充電信號。

技術領域

本發明涉及集成電路技術領域，具體而言涉及一種用于非易失性存儲器的高速預充電敏感放大器電路、快速讀取電路。

背景技術

隨著微控制器(MCU)以及物聯網(IOT)技術的發展，集成電路的工作頻率越來越高。應對這一發展趨勢，要求非易失性存儲器(NVM)工作于更低的平均電壓，并且具有更高的讀取速度和更大的存儲容量。

另一方面，隨著集成電路工藝的發展，存儲單元(CELL)的電流隨之減小，同時，由于NVM存儲器容量的增加，敏感放大器(SA)連接的電容負載隨之加大。負載的加大導致NVM的讀取速度下降，因此讀出電路需要特殊處理才能達到速度提高的目的。根據CELL特性，位線(BL)上的電壓越高，則存儲單元電流(CELL current)越大，提高存儲單元電流可以提高SA的讀取速度。然而，受到工藝和電源電壓的限制，存儲單元電流的改進的可能不是很大，主要是通過改進SA來達到提高讀取速度。

目前通過使用預充電(Precharge)技術可以得到相對快的讀取速度。然而，預充電的時間也會極大的影響到讀取速度，同時如果預充電時間過短，則有可能BL的充電不充分，所以通常預充電的時間控制都設計有余量。然而，這樣的解決方案一方面將產生更多的功耗，另一方面也延長了讀取的時間。

因此，有必要提出一種高速預充電敏感放大器電路和一種快速讀取電路，以解決現有的技術問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，根據本發明的一方面提供一種用于非易失性存儲器的高速預充電敏感放大器電路，其特征在于，包括：

自動預充電模塊，其基于由電阻和多個MOS器件構成的反饋回路實現對所述非易失性存儲器的位線的快速預充電；以及信號放大器模塊，所述信號放大器模塊的輸入端連接至所述自動預充電模塊的輸出端，并且對所述位線的電壓信號進行放大。

示例性地，所述反饋回路包括電阻、第一PMOS器件、第二PMOS器件和第三PMOS器件，其中所述位線的電壓信號輸入至第一PMOS器件的柵極，并通過所述第一PMOS器件放大至所述電阻的兩端，所述電阻兩端的電壓信號分別輸入至所述第二PMOS器件和所述第三PMOS器件的柵極并通過所述第二PMOS器件和所述第三PMOS器件的源極反饋至所述位線。

示例性地，所述自動預充電模塊包括由所述電阻、所述第一PMOS器件，所述第二PMOS器件以及第四NMOS器件構成的自動預充電電路，其中所述第四NMOS器件的漏極連接至所述電阻的第一端，所述電阻的第二端同時連接至所述第一PMOS器件的漏極和所述第二PMOS器件的柵極，并且所述第二PMOS器件的源極連接至第一PMOS器件的柵極；所述自動預充電電路通過所述第二PMOS器件的源極連接至所述位線，以控制對所述位線的快速預充電。

示例性地，所述自動預充電電路包括由所述第一PMOS器件構成的共源放大器，其將所述位線的電壓信號放大并反饋至所述第二PMOS器件的柵極以控制所述第二PMOS器件的狀態。