[發明專利]一種用于靜態隨機存取存儲器的自定時電路及靜態隨機存取存儲器

在審

• 申請號: 201610392068.8
• 申請日: 2016-06-03
• 公開（公告）號: CN107464583A
• 公開（公告）日: 2017-12-12
• 發明（設計）人: 史增博;方偉;陳雙文
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417;H01L27/108
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

1.一種用于靜態隨機存取存儲器的自定時電路，其特征在于，包括：第一PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管，

其中所述第一PMOS晶體管的源極連接高電平，所述第一PMOS晶體管的漏極與所述第一NMOS晶體管的漏極相連，所述第一NMOS晶體管的源極與所述第二NMOS晶體管的漏極相連，所述第二NMOS晶體管的源極連接低電平，所述三個晶體管的柵極分別連接不同的信號輸入端，所述第一PMOS晶體管的漏極與所述第一NMOS晶體管的漏極的連接節點連接信號輸出端，

所述信號輸出端連接至一電容。

2.如權利要求1所述的自定時電路，其特征在于，所述電容為MOS電容，所述MOS電容的柵極連接所述信號輸出端，所述MOS電容的源極、漏極和襯底相連接并且接地。

3.如權利要求1所述的自定時電路，其特征在于，還包括連接在所述連接節點和所述信號輸出端之間的反相器。

4.如權利要求1所述的自定時電路，其特征在于，所述第一PMOS晶體管、所述第一NMOS晶體管和所述第二NMOS晶體管的柵極分別連接預充電信號輸入端、時鐘信號輸入端和鉗高單元信號輸入端。

5.如權利要求1所述的自定時電路，其特征在于，所述第一NMOS晶體管為傳輸管，用于模擬靜態隨機存取存儲器中存儲單元(Bitcell)的傳輸管，所述第二NMOS晶體管為下拉管，用于模擬靜態隨機存取存儲器中存儲單元的下拉管，所述第一NMOS晶體管和所述第二NMOS晶體管共同作用以模擬存儲單元的工作模式。

6.一種靜態隨機存取存儲器，其特征在于，包括：

存儲單元陣列，包括彼此交叉設置的多個字線和多個位線、以及位于所述字線和位線的交叉位置上的存儲單元；

譯碼器和時序控制單元，配置為控制數據的讀寫以及譯碼過程并生成時序控制信號；

靈敏放大器，配置為放大輸入信號；以及

自定時電路，配置為生成在所述存儲單元讀出時確定內部電路的動作定時的自定時信號，其包括：第一PMOS晶體管、第一NMOS晶體管和第二NMOS晶體管，其中所述第一PMOS晶體管的源極連接高電平，所述第一PMOS晶體管的漏極與所述第一NMOS晶體管的漏極相連，所述第一NMOS晶體管的源極與所述第二NMOS晶體管的漏極相連，所述第二NMOS晶體管的源極連接低電平，所述三個晶體管的柵極分別連接不同的信號輸入端，所述第一PMOS晶體管的漏極與所述第一NMOS晶體管的漏極的連接節點連接信號輸出端，所述信號輸出端連接至一電容。

7.如權利要求6所述的靜態隨機存取存儲器，其特征在于，所述電容為MOS電容，所述MOS電容的柵極連接所述信號輸出端，所述MOS電容的源極、漏極和襯底相連接并且接地。

8.如權利要求6所述的靜態隨機存取存儲器，其特征在于，所述第一PMOS晶體管、所述第一NMOS晶體管和所述第二NMOS晶體管的柵極分別連接預充電信號輸入端、時鐘信號輸入端和鉗高單元信號輸入端。

9.如權利要求6所述的靜態隨機存取存儲器，其特征在于，所述第一NMOS晶體管為傳輸管，用于模擬靜態隨機存取存儲器中存儲單元(Bitcell)的傳輸管，所述第二NMOS晶體管為下拉管，用于模擬靜態隨機存取存儲器中存儲單元的下拉管，所述第一NMOS晶體管和所述第二NMOS晶體管共同作用以模擬存儲單元的工作模式。

10.如權利要求7所述的自定時電路，其特征在于，所述MOS電容的大小可根據所述存儲單元陣列的大小確定。