[發(fā)明專利]一種網(wǎng)絡(luò)設(shè)備和網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)方法

有效

• 申請?zhí)枺?/td>: 201610382934.5
• 申請日: 2016-05-31
• 公開（公告）號: CN107453999B
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計）人: 趙志宇;慕長林
• 申請（專利權(quán)）人: 新華三技術(shù)有限公司
• 主分類號: H04L12/741
• 分類號: H04L12/741
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 馬敬;項京

本發(fā)明實施例提供了一種網(wǎng)絡(luò)設(shè)備和網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)方法，其中，網(wǎng)絡(luò)設(shè)備包括SOC CPU和網(wǎng)絡(luò)接口板，SOC CPU包括第一邏輯裝置和PCI?E RC，網(wǎng)絡(luò)接口板包括第二邏輯裝置和PCI?E Endpoint，PCI?E RC通過PCI?E總線與PCI?E Endpoint相連；第二邏輯裝置以第一邏輯裝置的臨時接收Buffer的地址為目的地址，將網(wǎng)絡(luò)報文封裝成PCI?E寫事務(wù)，并通過PCI?E Endpoint發(fā)送至PCI?E RC，PCI?E RC解析出網(wǎng)絡(luò)報文并發(fā)送至臨時接收Buffer，第一邏輯裝置將網(wǎng)絡(luò)報文存儲至目標接收Buffer。本實施例能夠提高網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)時PCI?E總線的利用率。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種網(wǎng)絡(luò)設(shè)備和網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)方法。

背景技術(shù)

通常，網(wǎng)絡(luò)設(shè)備，例如路由器或防火墻，都是以通信SOC(System-on-a-Chip，片上系統(tǒng))CPU(Central Processing Unit，中央處理器)為核心，通過I/O(輸入/輸出)數(shù)據(jù)總線外接不同的網(wǎng)絡(luò)接口板。網(wǎng)絡(luò)設(shè)備內(nèi)部最常見的I/O數(shù)據(jù)總線是PCI-E(PeripheralComponent Interconnect Express，高速外設(shè)部件互連標準)總線。

這種基于PCI-E總線的網(wǎng)絡(luò)設(shè)備架構(gòu)可以參考圖1，其中包括SOC CPU、網(wǎng)絡(luò)接口板和系統(tǒng)內(nèi)存。該SOC CPU包括CPU CORE、PCI-E RC(Root Complex，根復用器)和系統(tǒng)內(nèi)存控制器，這三者通過SOC CPU的片內(nèi)高速總線實現(xiàn)互聯(lián)，系統(tǒng)內(nèi)容控制器與系統(tǒng)內(nèi)存相連。網(wǎng)絡(luò)接口板包括PCI-E Endpoint(端點)、網(wǎng)絡(luò)接口模塊和物理網(wǎng)絡(luò)接口。其中，PCI-EEndpoint通過PCI-E總線與PCI-E RC相連。

現(xiàn)有技術(shù)中，網(wǎng)絡(luò)接口板在從網(wǎng)絡(luò)設(shè)備外部接收到網(wǎng)絡(luò)報文時，需要通過PCI-E總線不斷地向PCI-E RC發(fā)送PCI-E Memory(內(nèi)存)讀事務(wù)，從系統(tǒng)內(nèi)存中預(yù)取接收BD(BufferDescriptor，緩沖寄存器描述符)，確定空閑的接收BD，并將網(wǎng)絡(luò)報文封裝在PCI-E Memory寫事務(wù)中發(fā)送至PCI-E RC，以使PCI-E RC將網(wǎng)絡(luò)報文發(fā)送至空閑的接收BD對應(yīng)的接收Buffer(緩沖寄存器)中。但是，在上述過程中，為了將網(wǎng)絡(luò)報文發(fā)送至空閑的接收BD對應(yīng)的接收Buffer中，網(wǎng)絡(luò)接口板需要通過PCI-E總線發(fā)送大量的PCI-E Memory讀事務(wù)預(yù)取接收BD，這就導致PCI-E總線的利用率較低。

網(wǎng)絡(luò)接口板在向網(wǎng)絡(luò)設(shè)備外部發(fā)送網(wǎng)絡(luò)報文時，需要通過PCI-E總線不斷地向PCI-E RC發(fā)送PCI-E Memory讀事務(wù)，從系統(tǒng)內(nèi)存中預(yù)取發(fā)送BD，確定非空閑的發(fā)送BD，并通過PCI-E總線向PCI-E RC發(fā)送PCI-E Memory讀事務(wù)，讀取非空閑的發(fā)送BD對應(yīng)的發(fā)送Buffer中的網(wǎng)絡(luò)報文，并將網(wǎng)絡(luò)報文發(fā)送至網(wǎng)絡(luò)設(shè)備外部。同樣，在上述過程中，為了從非空閑的發(fā)送BD對應(yīng)的發(fā)送Buffer中讀取網(wǎng)絡(luò)報文，網(wǎng)絡(luò)接口板需要通過PCI-E總線發(fā)送大量的PCI-E Memory讀事務(wù)預(yù)取發(fā)送BD，這也導致PCI-E總線的利用率較低。

發(fā)明內(nèi)容

本發(fā)明實施例的目的在于提供了一種網(wǎng)絡(luò)設(shè)備和網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)方法，能夠提高網(wǎng)絡(luò)報文轉(zhuǎn)發(fā)時PCI-E總線的利用率。

為了達到上述目的，本發(fā)明公開了一種網(wǎng)絡(luò)設(shè)備，包括：SOC CPU和網(wǎng)絡(luò)接口板；

其中，所述SOC CPU包括：CPU CORE，通過SOC CPU片內(nèi)高速總線與所述CPU CORE相連的第一邏輯裝置，以及與所述第一邏輯裝置連接的PCI-E RC；所述網(wǎng)絡(luò)接口板包括：網(wǎng)絡(luò)接口功能子模塊、第二邏輯裝置和PCI-E Endpoint，所述第二邏輯裝置分別與所述網(wǎng)絡(luò)接口功能子模塊和所述PCI-E Endpoint連接；所述PCI-E RC通過PCI-E總線與所述PCI-EEndpoint相連；