[發明專利]一種數控系統時序同步的控制系統

在審

• 申請號: 201610373947.6
• 申請日: 2016-05-31
• 公開（公告）號: CN107450479A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 封雨鑫;陳燚;高云峰
• 申請（專利權）人: 大族激光科技產業集團股份有限公司;深圳大族彼岸數字控制軟件技術有限公司;深圳市大族智能控制科技有限公司
• 主分類號: G05B19/414
• 分類號: G05B19/414
• 代理公司: 深圳市世聯合知識產權代理有限公司44385
• 代理人: 汪琳琳

技術領域

本發明涉及自動化控制技術領域，更具體的說，特別涉及一種數控系統時序同步的控制系統。

背景技術

數控系統功能復雜，一般由多個獨立的功能模塊組成。為保障控制精度，各個功能模塊必須在時序上保持同步。傳統的數控系統一般沒有專門的時序控制機制，或者僅由軟件來進行時序調度，無法滿足數控系統在高速、高精度條件下對時序同步的嚴格要求。

發明內容

本發明的目的在于針對現有技術存在的技術問題，提供一種數控系統時序同步的控制系統，其精準度高、并且使用靈活。

為了解決以上提出的問題，本發明采用的技術方案為：

一種數控系統時序同步的控制系統，包括基準時鐘控制模塊、處理器、運動指令輸出模塊和實時數據反饋模塊；

所述基準時鐘控制模塊產生基準時鐘信號，并分別向處理器、運動指令輸出模塊和實時數據反饋模塊提供所述基準時鐘信號；

所述處理器通過所述基準時鐘信號觸發外部中斷后，將用戶輸入的數據進行解析，并將解析之后的數據和指令進行處理，得到控制指令并將其輸出給運動指令輸出模塊；

所述運動指令輸出模塊根據接收到的基準時鐘信號，向外圍數控機床的伺服單元發送所述控制指令，驅動伺服單元工作；

所述實時數據反饋模塊根據接收到的基準時鐘信號，接收伺服單元的 實時數據，并將所述實時數據反饋至處理器；所述處理器根據接收到的實時數據進行閉環控制，同時進行計算和顯示。

所述基準時鐘控制模塊通過硬件電路時鐘信號CLK驅動計數器進行累加計數，計數達到設定值便輸出基準時鐘信號TIM，并重新開始下一次計數，如此循環。

所述運動指令輸出模塊和實時數據反饋模塊在每個基準時鐘信號到來時，分別執行一次控制指令輸出和實時數據反饋。

所述處理器采用DSP、單片機或者FPGA。

所述處理器采用上位機處理器或下位機處理器或上位機處理器和下位機處理器。

與現有技術相比，本發明的有益效果在于：

本發明中通過基準時鐘控制模塊向處理器、運動指令輸出模塊和實時數據反饋模塊提供基準時鐘信號，這樣可以保證整個控制系統的控制過程的時序嚴格同步，提高了整個數控系統的控制精度，其結構簡單、功能可靠并可靈活應用。

附圖說明

圖1為本發明數控系統時序同步的控制系統的原理圖。

圖2為本發明基準時鐘控制模塊的基本邏輯結構圖。

圖3為本發明上位機處理器和下位機處理器時序同步控制邏輯圖。

圖4為本發明運動指令輸出模塊的結構框圖。

圖5為本發明實時數據反饋模塊的結構框圖。

具體實施方式

為了便于理解本發明，下面將參照相關附圖對本發明進行更全面的描述。附圖中給出了本發明的較佳實施例。但是，本發明可以以許多不同的形式來實現，并不限于本文所描述的實施例。相反地，提供這些實施例的 目的是使對本發明的公開內容的理解更加透徹全面。

除非另有定義，本文所使用的所有的技術和科學術語與屬于本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在于限制本發明。

參閱圖1所示，本發明提供的一種數控系統時序同步的控制系統，該控制系統包括基準時鐘控制模塊、處理器、運動指令輸出模塊和實時數據反饋模塊；本實施例中，所述處理器采用上位機處理器和下位機處理器。

所述基準時鐘控制模塊通過計數器產生基準時鐘，用于調度其他功能模塊，是時序控制的中樞，其分別向處理器(即上位機處理器和下位機處理器)、運動指令輸出模塊和實時數據反饋模塊提供所述基準時鐘信號，這樣可以保證整個控制過程的時序嚴格同步。

所述上位機處理器將用戶輸入的數據進行解析，并將解析之后的數據和指令發送給下位機處理器。

所述下位機處理器將接收到的數據和指令進行相關算法和邏輯的處理，得到控制指令并將其輸出給運動指令輸出模塊。

所述運動指令輸出模塊的主要任務是根據接收到的基準時鐘信號，即其時序由基準時鐘直接控制，向外圍數控機床的伺服單元發送所述控制指令即位置或速度指令，驅動伺服單元工作，這樣可以保證其控制指令的輸出與上位機處理器、下位機處理器的運算保持嚴格的時序同步。