[發明專利]半導體器件制作方法、半導體器件及電子裝置

在審

• 申請號: 201610362706.1
• 申請日: 2016-05-27
• 公開（公告）號: CN107437544A
• 公開（公告）日: 2017-12-05
• 發明（設計）人: 鄧浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,張建

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件制作方法、半導體器件及電子裝置。

背景技術

隨著半導體技術的發展，集成電路尤其是超大規模集成電路中的主要器件金屬-氧化物-半導體場效應晶體管(簡稱MOSFET)的幾何尺寸一直在不斷縮小，半導體器件的特征尺寸已經縮小到納米級別。使用二氧化硅(SiO2)層作為柵極介質的工藝已經達到其物理電氣特性的極限，在65nm工藝的晶體管中的二氧化硅層已經縮小到5個氧原子的厚度。作為阻隔柵極和下層的絕緣體，二氧化硅層已經不能再進一步縮小了，否則產生的漏電流會讓晶體管無法正常工作。為此，現有技術已提出了各種解決方案，比如采用金屬柵和高介電常數(K)柵介質替代傳統的重摻雜多晶硅柵和SiO2(或SiON)柵介質。或者采用鰭式場效應晶體管(finFET)，其可以有效控制器件按比例縮小所導致的難以克服的短溝道效應，尤其適用于22nm及以下技術節點。

此外，鍺作為一種熟知的半導體材料，其電子遷移率和空穴遷移率均優于硅，因此鍺在集成電路制造中是非常優秀的材料。隨著高k介質材料的使用，在16/14nm技術節點的finFET中鍺已經引起人們的關注，如何更好地利用鍺來制作finFET是一個急需解決的問題。

因此，有必要提出一種新的制作方法，以解決上述存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不 意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明一方面提供一種半導體器件的制作方法，其包括：提供半導體襯底，所述半導體襯底上至少形成有第一硅鰭結構和第二硅鰭結構；在所述第一硅鰭結構和第二硅鰭結構兩側形成硅鍺層；向所述第二硅鰭結構兩側的硅鍺層注入鍺以提高該硅鍺層的鍺濃度；執行SiGe濃縮工藝以使所述第一硅鰭結構和第二硅鰭結構轉變為第一硅鍺鰭結構和第二硅鍺鰭結構，其中，所述第二硅鍺鰭結構的鍺濃度大于所述第一硅鍺鰭結構的鍺濃度。

優選地，所述第一硅鰭結構和第二硅鰭結構兩側的的硅鍺層通過選擇性外延法形成。

優選地，通過氧化所述第一硅鰭結構和第二硅鰭結構兩側的硅鍺層來執行所述SiGe濃縮工藝。

優選地，還包括下述步驟:去除所述第一硅鍺鰭結構和第二硅鍺鰭結構兩側被氧化的硅鍺層。

優選地，所述半導體襯底上還形成有第三硅鰭結構。

優選地，還包括下述步驟：在所述第一硅鰭結構、第二硅鰭結構和第三硅鰭結構兩側形成間隙壁；去除所述第一硅鰭結構和第二硅鰭結構兩側的間隙壁。

優選地，所述間隙壁為氮化物。

優選地，還包括下述步驟：在執行所述SiGe濃縮工藝后，去除所述第三硅鰭結構兩側的間隙壁。

優選地，還包括下述步驟:在所述半導體襯底上形成圖案化的光刻膠層，以至少遮擋所述第一硅鰭結構；在向所述第二硅鰭結構兩側的硅鍺層注入鍺以提高該硅鍺層的鍺濃度后，去除所述圖案化的光刻膠層。

優選地，所述半導體襯底為絕緣體上硅。

本發明提出的半導體器件的制作方法，可以在半導體襯底上形成不同鍺濃度的硅鍺鰭結構，使得鰭結構中電子和空穴遷移能力增強，提高了半導體器件的性能。

本發明另一方面提供一種半導體器件，其包括：半導體襯底，在所述半導體襯底上至少形成有第一硅鍺鰭結構和第二硅鍺鰭結構，其 中，所述第二硅鍺鰭結構的鍺濃度大于所述第一硅鍺鰭結構的鍺濃度。

優選地，所述半導體襯底為絕緣體上硅。

優選地，所述第一硅鍺鰭結構和第二硅鍺鰭結構通過本發明上述的制作方法形成。

本發明提出的半導體器件在半導體襯底上形成有不同鍺濃度的硅鍺鰭結構，使得鰭結構中電子和空穴遷移能力增強，提高了半導體器件的性能。

本發明再一方面提供一種電子裝置，其包括本發明提供的上述半導體器件。

本發明提出的電子裝置，由于具有上述半導體器件，因而具有類似的優點。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1根據本發明一實施方式的制作方法的步驟流程圖；

圖2A～圖2I示出了本發明一實施方式的制作方法依次實施各步驟所獲得器件的剖面示意圖；