[發明專利]靜態隨機存取存儲器的布局圖案

有效

• 申請號: 201610356955.X
• 申請日: 2016-05-26
• 公開（公告）號: CN107346770B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 葉書瑋;吳宗訓;蘇智洺;郭有策
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種靜態隨機存取存儲器的布局圖案，至少包含一第一上拉晶體管、一第二上拉晶體管、一第一下拉晶體管、一第二下拉晶體管、一第一存取晶體管以及一第二存取晶體管位于一基底上，多個鰭狀結構位于基底上，至少包含有一至少一第一鰭狀結構與至少一第二鰭狀結構，至少一J狀柵極結構，該至少一J狀柵極結構包含有一長邊部分、一短邊部分以及一連接該長邊部分與該短邊部分的橋接部分，以及至少一第一延伸接觸結構，橫跨于該至少一第一鰭狀結構與該至少一第二鰭狀結構，其中該至少一第一延伸接觸結構與該橋接部分不重疊。

技術領域

本發明涉及一種靜態隨機存取存儲器(static random access memory，SRAM)，尤其是涉及一種具有增加良率和提升讀取速度的靜態隨機存取存儲器(SRAM)的布局圖案。

背景技術

在一嵌入式靜態隨機存取存儲器(embedded static random access memory,embedded SRAM)中，包含有邏輯電路(logic circuit)和與邏輯電路連接的靜態隨機存取存儲器。靜態隨機存取存儲器本身屬于一種揮發性(volatile)的存儲單元(memory cell)，亦即當供給靜態隨機存取存儲器的電力消失之后，所存儲的數據會同時抹除。靜態隨機存取存儲器存儲數據的方式是利用存儲單元內晶體管的導電狀態來達成，靜態隨機存取存儲器的設計是采用互耦合晶體管為基礎，沒有電容器放電的問題，不需要不斷充電以保持數據不流失，也就是不需作存儲器更新的動作，這與同屬揮發性存儲器的動態隨機存取存儲器(Dynamic Random Access Memory,DRAM)利用電容器帶電狀態存儲數據的方式并不相同。靜態隨機存取存儲器的存取速度相當快，因此有在電腦系統中當作快取存儲器(cachememory)等的應用。

然而隨著制作工藝線寬與曝光間距的縮減，現今SRAM元件的制作難以利用現有的架構曝出所要的圖案。因此如何改良現有SRAM元件的架構來提升曝光的品質即為現今一重要課題。

發明內容

本發明提供一種靜態隨機存取存儲器(SRAM)的布局圖案，至少包含一第一上拉晶體管(PL1)、一第二上拉晶體管(PL2)、一第一下拉晶體管(PD1)、一第二下拉晶體管(PD2)、一第一存取晶體管(PG1)以及一第二存取晶體管(PG2)位于一基底上，多個鰭狀結構位于該基底上，該些鰭狀結構至少包含有一至少一第一鰭狀結構與至少一第二鰭狀結構，至少一J狀柵極結構，該至少一J狀柵極結構包含有一長邊部分、一短邊部分以及一連接該長邊部分與該短邊部分的橋接部分，以及至少一第一延伸接觸結構(N1)，橫跨于該至少一第一鰭狀結構與該至少一第二鰭狀結構，其中該至少一第一延伸接觸結構與該橋接部分不重疊。

此外，上述第一下拉晶體管(PD1)至少包含該J狀柵極結構以及該些多個鰭狀結構，其中該長邊部分橫跨于該至少一第一鰭狀結構與該至少一第二鰭狀結構，而該短邊部分則跨越該至少一第一鰭狀結構，以及還包含至少一第一存取柵極結構，位于該基底上，其中該至少一第一存取柵極結構與該至少一J狀柵極結構的該短邊部分排列方向相同，且該至少一第一存取柵極結構與該至少一J狀柵極結構的該短邊部分具有相同的一對稱軸。

本發明的特征在于，J狀柵極結構的長邊部分與短邊部分都同時跨越了同一鰭狀結構，因此在有限的空間內，增加了柵極結構跨越的鰭狀結構數量，進一步提升下拉晶體管的讀取速度。除此之外，本實施例的另外一特征在于，從上視圖來看，接觸結構與橋接結構并不互相重疊，兩者之間保有一間距。根據申請人實驗發現，當橋接結構不與接觸結構重疊時，可以降低寄生電容產生，進而達到增加制作工藝良率、提高SRAM穩定度與讀取速度等功效。

附圖說明

圖1為本發明靜態隨機存取存儲器中一組六晶體管靜態隨機存取存儲器(six-transistor SRAM,6T-SRAM)存儲單元的電路圖；

圖2為本發明較佳實施例的一靜態隨機存取存儲器的布局圖；