[發(fā)明專利]半導(dǎo)體存儲(chǔ)器裝置及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610352649.9
• 申請(qǐng)日: 2016-05-25
• 公開（公告）號(hào): CN107025923B
• 公開（公告）日: 2020-09-18
• 發(fā)明（設(shè)計(jì)）人: 裴成鎬;金智善;鄭圣蓉
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G11C7/12
• 分類號(hào): G11C7/12;G11C8/08;G11C8/18
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;劉久亮

半導(dǎo)體存儲(chǔ)器裝置及其操作方法。提供了一種具有改進(jìn)的可靠性的半導(dǎo)體存儲(chǔ)器裝置及其操作方法。一種半導(dǎo)體存儲(chǔ)器裝置包括：存儲(chǔ)器單元陣列，該存儲(chǔ)器單元陣列包括聯(lián)接在位線與源極線之間的多個(gè)單元串，所述多個(gè)單元串中的每一個(gè)包括分別聯(lián)接至選擇線的選擇晶體管以及分別聯(lián)接至多條字線的多個(gè)存儲(chǔ)器單元；以及外圍電路，該外圍電路用于對(duì)所述多個(gè)存儲(chǔ)器單元當(dāng)中的已選擇的存儲(chǔ)器單元執(zhí)行讀取操作。所述外圍電路在所述讀取操作中比對(duì)所述多條字線進(jìn)行放電更早地對(duì)所述選擇線進(jìn)行放電。

技術(shù)領(lǐng)域

本公開的方面涉及電子裝置，并且更具體地，涉及一種半導(dǎo)體存儲(chǔ)器裝置及其操作方法。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器裝置是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)這樣的半導(dǎo)體材料實(shí)現(xiàn)的存儲(chǔ)器裝置。半導(dǎo)體存儲(chǔ)器裝置通常被分類為易失性存儲(chǔ)器裝置和非易失性存儲(chǔ)器裝置。

易失性存儲(chǔ)器是僅在被供電的同時(shí)保留其數(shù)據(jù)的存儲(chǔ)器裝置。易失性存儲(chǔ)器的示例包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存儲(chǔ)器可以即使在缺少電源的情況下也保留其數(shù)據(jù)。非易失性存儲(chǔ)器的示例包括只讀存儲(chǔ)器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃速存儲(chǔ)器、相變RAM(PRAM)、磁式RAM(MRAM)、電阻式RAM(PRAM)、鐵電式RAM(FRAM)等。閃速存儲(chǔ)器通常被分類為NOR型閃速存儲(chǔ)器和NAND型閃速存儲(chǔ)器。

發(fā)明內(nèi)容

實(shí)施方式提供了一種具有改進(jìn)的可靠性的半導(dǎo)體存儲(chǔ)器裝置及其操作方法。

在本公開的一個(gè)實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可以包括聯(lián)接在位線與源極線之間的多個(gè)單元串(cell string)，每個(gè)單元串包括分別聯(lián)接至選擇線的選擇晶體管以及分別聯(lián)接至多條字線的多個(gè)存儲(chǔ)器單元。一種操作所述半導(dǎo)體存儲(chǔ)器裝置的方法可以包括以下步驟：對(duì)聯(lián)接有所述多個(gè)存儲(chǔ)器單元當(dāng)中的已選擇的存儲(chǔ)器單元的已選擇的字線施加讀取電壓，并且對(duì)聯(lián)接有所述多個(gè)存儲(chǔ)器單元當(dāng)中的未選擇的存儲(chǔ)器單元的未選擇的字線施加通過電壓；讀取存儲(chǔ)在所述已選擇的存儲(chǔ)器單元中的數(shù)據(jù)；以及在對(duì)所述已選擇的字線和所述未選擇的字線進(jìn)行放電之前，對(duì)所述選擇線中的至少一條進(jìn)行放電。

在本公開的另一實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可以包括聯(lián)接在位線與源極線之間的多個(gè)單元串，每個(gè)單元串包括分別聯(lián)接至選擇線的選擇晶體管以及分別聯(lián)接至多條字線的多個(gè)存儲(chǔ)器單元。一種操作所述半導(dǎo)體存儲(chǔ)器裝置的方法可以包括以下步驟：對(duì)聯(lián)接有所述多個(gè)存儲(chǔ)器單元當(dāng)中的已選擇的存儲(chǔ)器單元的已選擇的字線施加通過電壓，以及對(duì)聯(lián)接有所述多個(gè)存儲(chǔ)器單元當(dāng)中的未選擇的存儲(chǔ)器單元的未選擇的字線施加所述通過電壓；如果在所述通過電壓被施加到所述已選擇的字線之后經(jīng)過第一基準(zhǔn)時(shí)間，則對(duì)所述選擇線進(jìn)行放電；以及如果在所述選擇線被放電之后經(jīng)過第二基準(zhǔn)時(shí)間，則對(duì)所述已選擇的字線和所述未選擇的字線進(jìn)行放電。

在本公開的又一實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可以包括存儲(chǔ)器單元陣列和外圍電路。所述存儲(chǔ)器單元陣列可以包括聯(lián)接在位線與源極線之間的多個(gè)單元串。每個(gè)單元串可以包括分別聯(lián)接至選擇線的選擇晶體管以及分別聯(lián)接在多條字線的多個(gè)存儲(chǔ)器單元。所述外圍電路可以對(duì)所述多個(gè)存儲(chǔ)器單元當(dāng)中的已選擇的存儲(chǔ)器單元執(zhí)行讀取操作。所述外圍電路可以在所述讀取操作中在對(duì)所述多條字線進(jìn)行放電之前對(duì)所述選擇線進(jìn)行放電。

附圖說明

圖1是例示了存儲(chǔ)器系統(tǒng)的示例配置的圖。

圖2是例示了根據(jù)本公開的實(shí)施方式的半導(dǎo)體存儲(chǔ)器裝置的示例的圖。

圖3是例示了圖2的存儲(chǔ)器單元陣列的示例結(jié)構(gòu)的圖。

圖4是例示了圖2的存儲(chǔ)器單元陣列的示例的圖。

圖5是例示了在讀取操作中施加到每條線的電壓的示例的圖。