[發明專利]集成電路的基準電壓修調電路及系統

有效

• 申請號: 201610344290.0
• 申請日: 2016-05-23
• 公開（公告）號: CN105912059B
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 孫天奇
• 申請（專利權）人: 深圳創維-RGB電子有限公司;深圳創維半導體設計中心有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳市世紀恒程知識產權代理事務所44287
• 代理人: 胡海國

1.一種集成電路的基準電壓修調電路，其特征在于，包括LDO模塊、修調模塊和修調控制模塊；所述修調模塊包括一級校準修調模塊和二級校準修調模塊；

所述LDO模塊的正相輸入端接入外部的帶隙基準電壓，所述帶隙基準電壓通過所述修調模塊后反饋至所述LDO模塊的反相輸入端，所述LDO模塊的輸出端輸出基準電壓；

所述修調控制模塊用于連接片外的程序控制模塊，所述修調控制模塊根據程序控制模塊提供的校準信號生成n位修調控制信號，其中n≥1，n位修調控制信號組合構成2ⁿ組修調控制信號，并將所述修調控制信號輸出至所述修調模塊；所述修調模塊中，所述一級校準修調模塊根據所述修調控制信號進行一級校準，所述二級校準修調模塊根據所述修調控制信號基于所述一級校準進行二級校準，將所述基準電壓修調至預設的基準參考電壓。

2.如權利要求1所述的集成電路的基準電壓修調電路，其特征在于，所述LDO模塊包括運算放大器和第一穩壓電阻和第二穩壓電阻；所述運算放大器的正相輸入端接入外部的帶隙基準電壓，所述運算放大器的輸出端依次經由所述第一穩壓電阻、修調模塊、第二穩壓電阻接地，所述第二穩壓電阻與所述修調模塊的公共節點連接至所述運算放大器的反相輸入端。

3.如權利要求1或2所述的集成電路的基準電壓修調電路，其特征在于，所述一級校準修調模塊包括m個一級校準電阻和(m+1)行n列的一級校準開關管陣列，其中m≥1；

m個所述一級校準電阻串聯成一串聯電阻串，所述串聯電阻串的一端連接所述LDO模塊的輸出端，所述串聯電阻串的另一端連接所述LDO模塊的反相輸入端；每一行一級校準開關管串聯成一組串聯開關，每一所述一級校準電阻的兩端分別與一組串聯開關連接，一級校準開關管陣列的控制端接入所述修調控制模塊輸出的修調控制信號，每組修調控制信號對應控制一組串聯開關短路。

4.如權利要求3所述的集成電路的基準電壓修調電路，其特征在于，所述一級校準開關管為一級校準NMOS管；第一列一級校準NMOS管中，第m行一級校準NMOS管的源極和第(m+1)行一級校準NMOS管的源極分別連接第m個一級校準電阻的兩端；每一行一級校準NMOS管中，第n列一級校準NMOS管的漏極與第(n+1)列一級校準NMOS管的源極連接；最后一列一級校準NMOS管中，各行一級校準NMOS管的漏極相互連接；所述一級校準NMOS管的柵極與所述修調控制模塊連接，每一列所述一級校準NMOS管的柵極對應接入所述修調控制模塊輸出的一位修調控制信號，以控制所述一級校準NMOS管的通斷，且各一級校準NMOS管在其柵極接入的修調控制信號為低電平信號時短路。

5.如權利要求3所述的集成電路的基準電壓修調電路，其特征在于，所述二級校準修調模塊作為所述一級校準修調模塊中與所述LDO模塊的反相輸入端連接的一級校準電阻；

所述二級校準修調模塊包括n個二級校準開關管和n組并聯電阻串，其中，n個二級校準開關管串聯連接，第n組所述并聯電阻串由2^n-1個二級校準電阻并聯構成；

第n個所述二級校準開關管與第n組所述并聯電阻串并聯連接，且各并聯支路串聯連接，各并聯支路串聯后的一端連接至所述LDO模塊的反相輸入端，另一端連接至相鄰的一級校準電阻；所述二級校準開關管的控制端接入所述修調控制模塊輸出的修調控制信號，以控制所述二級校準開關管的通斷。

6.如權利要求5所述的集成電路的基準電壓修調電路，其特征在于，所述二級校準開關管為二級校準NMOS管，前一個二級校準NMOS管的源極與后一個二級校準NMOS管的漏極連接，且第一個所述二級校準NMOS管的漏極與相鄰的一級校準電阻連接，最后一個所述二級校準NMOS管的源極與所述LDO模塊的反相輸入端連接，所述二級校準NMOS管的柵極與所述修調控制模塊連接，每個二級校準NMOS管的柵極對應接入所述修調控制模塊輸出的一位修調控制信號，以控制所述二級校準NMOS管的通斷。