[發明專利]應用于MRAM的尖峰電流旁路保護控制裝置

在審

• 申請號: 201610332706.7
• 申請日: 2016-05-18
• 公開（公告）號: CN107404112A
• 公開（公告）日: 2017-11-28
• 發明（設計）人: 張玲月;黃鵬如;洪奇正
• 申請（專利權）人: 來揚科技股份有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 廣州華進聯合專利商標代理有限公司44224
• 代理人: 王程,何沖

技術領域

本發明涉及一種數據存取技術，特別是，涉及一種應用于MRAM的尖峰電流旁路保護控制裝置。

背景技術

磁性隨機存取內存(Magnetic Random Access Memory，以下簡稱MRAM)屬于非揮發性內存，和現有的動態隨機存取內存(DRAM)或靜態隨機存取內存(SRAM)材料不同，當電子產品斷電、關機時，仍然可以保持存取性。MRAM具有低耗能、非揮發、可快速讀寫等優點。MRAM的基礎核心內存位(bit cell)是由一個磁性隧道結(Magnetic Tunnel Junction，以下簡稱MTJ)組件及一個開關晶體管構成，該MTJ組件就如同一個可變電阻。該MTJ組件有三個層面，如圖1a及圖1b所示，最上面的層為自由層10，中間為穿隧隔離層11，最下面的層是固定層12，其中自由層10的磁場極化方向可以改變，而固定層12的磁場方向固定不變。當自由層10與固定層12的磁場方向相同時(參見圖1a)，MTJ組件呈現低電阻(RL)；當自由層10與固定層12的磁場方向相反時(參見圖1b)，MTJ組件呈現高電阻(RH)。數字信息(0或1)可藉由寫入不同極性電流去磁化MTJ組件磁性層方向而儲存在MTJ內，讀取時，如上所述，因不同的磁距方向會展現出不同的電阻特性(即上述低電阻或高電阻)，藉此可分辨出數字信息。再者，上述MTJ組件呈現低電阻(RL)以及高電阻(RH)的不同電阻特性時，其寫入以及讀取操作均有其工作電壓范圍，如圖1c所示。

接著，請參閱圖2，其用以揭示MRAM電路架構，前述MRAM電路架構包括記憶元件陣列20(以N行X1列為例)，對前述記憶元件陣列進行寫入操作的控制電路21、以及對前述記憶元件陣列20執行讀取操作的控制電路22。前述記憶元件陣列20由N行磁性記憶元件200組成，每一磁性記憶元件200包括MTJ組件MTJ0以及與該MJT組件MTJ0的一端串聯的晶體管2001的漏極D(Drain)組成。前述電路還包括N條字符線WL1至WLn，分別與上述晶體管 的柵極(Gate)連接，用于控制前述晶體管開、關動作，位線BL連接至每一MTJ組件的另一端，以及源極線SL連接至每一晶體管的源極S(Source)。如圖2所示，上述控制電路21、22分別通過開關CS與記憶元件陣列連接。對前述MRAM進行寫入操作時，寫入電流的振幅應維持在一定范圍內，既要足夠大改變各MTJ組件的電阻狀態，又要不超過MTJ組件的崩潰電壓。而當對MRAM執行讀取操作時，讀取電流應維持低于某一特定振幅，以避免讀取干擾錯誤，因振幅過大導致MTJ組件所儲存數據轉態。請繼續參考圖3，其顯示對上述MRAM執行寫入操作的控制電流WL、CS，讀取操作的控制電流Din以及流經MTJ組件的電流。如圖3所示，在施加寫入控制電流WL、CS或讀取控制電流Din使電路中控制開關導通的瞬間，MTJ組件MTJ0上產生瞬間峰值電流(圖中以虛線圈起來的部分)，而該瞬間峰值電流則如圖4所示的寫入信號「0」的電流路徑WP0或如圖5所示的寫入信號「1」的電流路徑WP1通過MTJ組件MTJ0，嚴重時，寫入控制電壓大于MTJ組件MTJ0的崩潰電壓(如圖1c所示的MTJ組件的V-R圖)，MTJ組件MTJ0雖未立即損毀，久而久之，會降低MTJ組件MTJ0的可靠性。此外，讀取時，瞬間峰值電流則如圖6所示的讀取路徑RP通過MTJ組件MTJ0，雖未造成數據讀取錯誤，久而久之亦會降低MTJ組件MTJ0的可靠性。

因此，如何提出一種新的MRAM電路架構，以克服現有MRAM電路存在的缺陷，已成為目前業界亟待攻克的難題。

發明內容

鑒于上述現有技術的諸多缺陷，本發明的目的在于提出一種應用于磁性隨機存取內存(Magnetic Random Access Memory，以下簡稱MRAM)的尖峰電流旁路保護控制裝置，在選擇開關導通的瞬間，避免將尖峰電流通過讀寫路徑上的磁性記憶元件，并將該尖峰電流引導出去，以確保MTJ組件上的電流在其工作范圍內，進而可保證MTJ組件的可靠性。