[發(fā)明專利]電子封裝件及基板結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201610313422.3
• 申請日: 2016-05-12
• 公開（公告）號: CN107305869B
• 公開（公告）日: 2021-01-12
• 發(fā)明（設(shè)計(jì)）人: 梁芳瑜;張宏憲;林長甫;林畯棠;張博豪;王伯豪;曾文聰
• 申請（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L23/13;H01L23/31
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及基板結(jié)構(gòu)，包括：一表面形成有至少一倒角的基板、以及結(jié)合至該基板的多個導(dǎo)電體，以供該基板結(jié)構(gòu)通過該倒角分散于封裝制程中所產(chǎn)生的應(yīng)力，避免該基板結(jié)構(gòu)發(fā)生破裂問題。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種半導(dǎo)體封裝件，尤指一種能提高產(chǎn)品良率的電子封裝件及其基板結(jié)構(gòu)。

背景技術(shù)

目前應(yīng)用于芯片封裝領(lǐng)域的技術(shù)繁多，例如芯片尺寸封裝(Chip Scale Package，簡稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多芯片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型封裝模組、或?qū)⑿酒Ⅲw堆迭化整合為三維積體電路(3D IC)芯片堆迭模組。

圖1為悉知3D IC式半導(dǎo)體封裝件1的剖面示意圖。如圖1所示，將一半導(dǎo)體芯片13通過多個焊錫凸塊130設(shè)于一硅中介板(Through Silicon interposer，簡稱TSI)12上，其中，該硅中介板12具有多個導(dǎo)電硅穿孔(Through-silicon via，簡稱TSV)120及電性連接該些導(dǎo)電硅穿孔120與該些焊錫凸塊130的線路重布層(Redistribution layer，簡稱RDL)121，且該硅中介板12通過該些導(dǎo)電硅穿孔120與多個導(dǎo)電元件110結(jié)合至一封裝基板11上，再以底膠10’包覆該些導(dǎo)電元件110與該些焊錫凸塊130，并以封裝膠體10包覆該半導(dǎo)體芯片13與該硅中介板12。

然而，悉知半導(dǎo)體封裝件1的封裝制程中，于遭遇溫度循環(huán)(temperature cycle)或應(yīng)力變化時，如搬運(yùn)、通過回焊爐、或經(jīng)歷落摔等制程或測試時，該半導(dǎo)體芯片13及該硅中介板12會在各角落形成較大的角落應(yīng)力(Corner Stress)，導(dǎo)致該半導(dǎo)體芯片13及該硅中介板12會沿角落處發(fā)生破裂(Crack)(如圖所示的破裂處K)；或由于該半導(dǎo)體芯片13、硅中介板12及封裝基板11間因熱膨脹系數(shù)(Coefficient of thermal expansion，簡稱CTE)不匹配(mismatch)而與該封裝膠體10或底膠10’分離，即產(chǎn)生脫層(delaminating)問題，造成該硅中介板12無法有效電性連接該半導(dǎo)體芯片13或無法通過可靠度測試，致使產(chǎn)品的良率不佳。前述問題對于現(xiàn)今電子產(chǎn)品要求輕薄短小及芯片薄化趨勢下更顯嚴(yán)重。

因此，如何克服上述悉知技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

發(fā)明內(nèi)容

鑒于上述悉知技術(shù)的種種缺失，本發(fā)明提供一種電子封裝件及基板結(jié)構(gòu)，避免基板結(jié)構(gòu)發(fā)生破裂問題。

本發(fā)明的基板結(jié)構(gòu)，包括：一基板，于其表面形成有至少一第一倒角；以及多個導(dǎo)電體，其結(jié)合至該基板。

本發(fā)明還提供一種電子封裝件，包括：一承載件；至少一基板，其接置于該承載件上，且于該基板的表面形成有至少一第一倒角；多個導(dǎo)電體，其供電性連接該基板與該承載件；以及封裝體，其形成于該基板與該承載件之間。

前述的電子封裝件中，該封裝體覆蓋該基板。

前述的電子封裝件及其基板結(jié)構(gòu)中，該第一倒角設(shè)于該基板的角落位置。

前述的電子封裝件及其基板結(jié)構(gòu)中，該基板的表面上還具有未貫穿該基板的凹部。例如，該第一倒角與凹部相隔一距離，且該凹部設(shè)于該基板的角落位置，又該凹部的形式為開口寬度大而內(nèi)部空間寬度小、或該凹部的形式為開口寬度小而內(nèi)部空間寬度大。

前述的電子封裝件及其基板結(jié)構(gòu)中，該基板還形成有從該第一倒角延伸出的第二倒角。

前述的電子封裝件及其基板結(jié)構(gòu)中，該導(dǎo)電體為線路層、導(dǎo)電柱或?qū)щ娡箟K所組群組的其中一者。

由上可知，本發(fā)明的電子封裝件及基板結(jié)構(gòu)，主要通過該第一倒角的設(shè)計(jì)來分散該基板所受應(yīng)力，并通過該凹部的設(shè)計(jì)來增加該基板與該封裝層的結(jié)合力，故能避免該基板于封裝制程中發(fā)生破裂或脫層等問題，因而能提高產(chǎn)品良率。