[發(fā)明專(zhuān)利]一種半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610308959.0
• 申請(qǐng)日: 2016-05-11
• 公開(kāi)（公告）號(hào): CN107369649B
• 公開(kāi)（公告）日: 2020-06-09
• 發(fā)明（設(shè)計(jì)）人: 黃河;李海艇;朱繼光
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯集成電路（寧波）有限公司
• 主分類(lèi)號(hào): H01L21/8238
• 分類(lèi)號(hào): H01L21/8238
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

本發(fā)明提供一種半導(dǎo)體器件及其制造方法，涉及半導(dǎo)體技術(shù)領(lǐng)域。包括：提供第一襯底，在第一襯底的第一表面一側(cè)形成包括晶體管和第一互連結(jié)構(gòu)的射頻前端器件，以及位于晶體管外側(cè)的第二互連結(jié)構(gòu)；提供第二襯底，通過(guò)鍵合工藝將第二襯底與所述第一襯底的形成有所述射頻前端器件的一側(cè)相接合；從所述第一襯底的與所述第一表面相對(duì)的第二表面一側(cè)對(duì)所述第一襯底進(jìn)行減薄處理至第一襯底厚度；在減薄至第一襯底厚度的第一襯底的第二表面形成背面介電層；第一襯底厚度在所述晶體管最小特征尺寸的0.01倍以上及晶體管最大特征尺寸的10倍以下。根據(jù)本發(fā)明的制造方法，通過(guò)對(duì)體硅襯底進(jìn)行減薄，提高了CMOS器件的射頻性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

隨著CMOS性能的提升以及在無(wú)線(xiàn)通信芯片整合趨勢(shì)的引領(lǐng)下，射頻(RF)CMOS制程不僅是學(xué)界研究的熱門(mén)課題，也引起了業(yè)界的關(guān)注。RF CMOS制程最大的優(yōu)點(diǎn)在于可以將射頻、基頻與存儲(chǔ)器等組件集成在一起的高整合度，并同時(shí)降低組件成本。

RF CMOS工藝一般有可分為兩大類(lèi)：體硅CMOS工藝和絕緣體上硅(SOI)CMOS工藝。其中，體硅CMOS工藝具有相對(duì)SOI CMOS工藝更低的成本，然而，傳統(tǒng)體硅CMOS工藝中，由于襯底的影響，使得器件的射頻特性降低很多。

因此，為解決上述技術(shù)問(wèn)題，有必要提出一種新的半導(dǎo)體器件及其制造方法。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問(wèn)題，本發(fā)明一方面提供一種半導(dǎo)體器件的制造方法，所述方法包括：

提供第一襯底，在所述第一襯底的第一表面一側(cè)形成包括多個(gè)晶體管和第一互連結(jié)構(gòu)的射頻前端器件，以及位于所述晶體管外側(cè)的第二互連結(jié)構(gòu)；

提供第二襯底，通過(guò)鍵合工藝將所述第二襯底與所述第一襯底的形成有所述射頻前端器件的一側(cè)相接合；

從所述第一襯底的與所述第一表面相對(duì)的第二表面一側(cè)對(duì)所述第一襯底進(jìn)行減薄處理至第一襯底厚度；

在減薄至所述第一襯底厚度的第一襯底的第二表面形成背面介電層；

其中,所述第一襯底厚度在所述晶體管最小特征尺寸的0.01倍以上及所述晶體管最大特征尺寸的10倍以下。

進(jìn)一步，在所述第一襯底的第一表面一側(cè)、所述晶體管的兩側(cè)的所述第一襯底中形成有淺溝槽隔離結(jié)構(gòu)。

進(jìn)一步，所述減薄處理停止于所述淺溝槽隔離結(jié)構(gòu)上。

進(jìn)一步，在形成所述背面介電層之后，還包括以下步驟：

在所述第一襯底的所述第二表面一側(cè)形成與所述第二互連結(jié)構(gòu)的底部金屬層電連接的通孔結(jié)構(gòu)；

在所述第一襯底的部分所述第二表面上形成焊盤(pán)，所述焊盤(pán)與所述通孔結(jié)構(gòu)電連接。

進(jìn)一步，在形成所述焊盤(pán)之后，還包括步驟：

形成覆蓋所述第一襯底的所述第二表面但暴露出所述焊盤(pán)的打線(xiàn)區(qū)的鈍化層。

進(jìn)一步，所述第一襯底為體硅襯底。

進(jìn)一步，所述減薄處理的方法使用背部研磨工藝，化學(xué)機(jī)械拋光或者濕法刻蝕工藝中的一種或幾種。

進(jìn)一步，所述第一互連結(jié)構(gòu)包括底部金屬層、頂部金屬層以及位于底部金屬層和頂部金屬層之間的中間金屬層，在部分所述中間金屬層上形成有金屬-絕緣層-金屬電容。