[發明專利]基于絕緣體上硅襯底的射頻電感元件及其制備方法

有效

• 申請號: 201610301899.X
• 申請日: 2016-05-09
• 公開（公告）號: CN105789189B
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 俞文杰;費璐;劉強;劉暢;文嬌;王翼澤;王曦
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/02
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種基于絕緣體上硅襯底的射頻電感元件及其制備方法，所述制備方法包括：1）制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應于制備射頻電感元件的位置具有至少直至所述底層硅的凹槽；2）通過掩膜光刻于與所述凹槽的對應位置定義器件區域，并刻蝕去除器件區域的頂層硅，露出下方所述絕緣層的上部表面；3）基于CMOS工藝在器件區域制備射頻電感元件。本發明基于圖形化的絕緣體上硅襯底，通過后期刻蝕得到了具有襯底空腔的電感元件。該器件結構可有效抑制硅襯底導致的電感損耗，并減小寄生電容，有利于提高電感器件的Q值及其諧振頻率。

技術領域

本發明涉及一種半導體元器件及其制備方法，特別是涉及一種基于絕緣體上硅襯底的射頻電感元件及其制備方法。

背景技術

無線通信技術是近幾十年來在IT領域中發展最為迅速的技術之一，射頻電路在無線通信中起到了至關重要的作用。隨著CMOS技術的長足發展，基于CMOS工藝制備電子器件的成本已經大為減少。根據近年的國際固體電路年會的報告，集成電路(IC)的最大市場莫過于網絡設備，移動電話和消費類電子。中國已經是IC第三大市場，潛在的市場令世人矚目，其中移動電話用戶數量在世界上占第一位。采用CMOS射頻收發電路的最大優點是可以和基帶處理器(數字電路)及A/D、D/A轉換器(混合信號電路)集成于一個芯片。單片集成的含射頻、基帶及模數、數模轉換電路使電路可靠性好，功耗低和成本低，而且可以提高芯片集成度，減小外圍電路及設備體積。單片集成CMOS無線通信電路是目前研究熱點，具有很高的應用和商業價值。

在CMOS射頻集成電路(RFIC)中，螺旋電感是一種關鍵元件，也是電路中最難設計和掌握的元件之一，它的性能參數直接影響著射頻集成電路的性能。片上電感能實現射頻集成電路中電感的集成化問題，從而有助于射頻集成電路的片上系統實現。

片上螺旋電感大多通過金屬薄膜在硅襯底上繞制而成，相對于傳統的線繞電感，片上螺旋電感具有成本低、易于集成、噪聲小和功耗低的優點，更重要的是能與現今的CMOS工藝兼容。近年來隨著移動通信向微型化、低功耗化發展，對制作與CMOS工藝兼容的高品質片上無源器件的研究也越來越多。但是，螺旋電感中的寄生效應，如襯底的寄生電容、寄生電阻、金屬導體的寄生電容、寄生電阻以及由于渦流損耗等效應而成的寄生電阻等，都將會對電感的性能產生影響。

可見，傳統的電感器件結構并不能在保證射頻電路性能的同時抑制硅襯底導致的電感損耗，減小了寄生電容，電感器件的Q值及其諧振頻率也不能得到有效的提高，另外，傳統的電感器件結構在散熱方面也有待進一步提高。

基于以上所述，提供一種可有效抑制硅襯底導致的電感損耗，減小寄生電容，有利于提高電感器件的Q值及其諧振頻率的射頻電感元件及其制備方法實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于絕緣體上硅襯底的射頻電感元件及其制備方法，用于解決現有技術中射頻電感元件Q值及其諧振頻率較低的問題。

為實現上述目的及其他相關目的，本發明提供一種基于絕緣體上硅襯底的射頻電感元件的制備方法，所述制備方法包括步驟：步驟1)，制備絕緣體上硅襯底，所述絕緣體上硅襯底包括依次層疊的底層硅、絕緣層及頂層硅，所述絕緣層的下部于對應于制備射頻電感元件的位置具有至少直至所述底層硅的凹槽；步驟2)，通過掩膜光刻于與所述凹槽的對應位置定義器件區域，并刻蝕去除器件區域的頂層硅，露出下方所述絕緣層的上部表面；步驟3)，基于CMOS工藝在器件區域制備射頻電感元件。

作為本發明的基于絕緣體上硅襯底的射頻電感元件的制備方法的一種優選方案，步驟1)中，所述凹槽內的底層硅中具有預設深度的空槽。