[發(fā)明專利]一種基于直接判決載波相位同步FPGA結構和方法

在審

• 申請?zhí)枺?/td>: 201610281629.7
• 申請日: 2016-04-29
• 公開（公告）號: CN106603218A
• 公開（公告）日: 2017-04-26
• 發(fā)明（設計）人: 楊偉民
• 申請（專利權）人: 福建先創(chuàng)通信有限公司
• 主分類號: H04L7/02
• 分類號: H04L7/02;H04L27/227
• 代理公司: 廈門市首創(chuàng)君合專利事務所有限公司35204
• 代理人: 連耀忠,林燕玲

技術領域

本發(fā)明涉及數(shù)字通信領域，特別是一種基于直接判決載波相位同步FPGA結構和方法。

背景技術

應用于相干解調(diào)技術中的載波同步算法有插入導頻法和直接提取法。QPSK數(shù)字調(diào)制技術具有頻譜利用率高、頻譜特性好、抗干擾能力強、傳輸速率快等突出特點，在移動通信、衛(wèi)星通信中具有廣泛的應用價值。因為QPSK信號相干解調(diào)時載波難以同步，所以需要用特殊的載波相位同步算法。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提出一種基于直接判決載波相位同步FPGA結構和方法。

本發(fā)明采用如下技術方案：

一種基于直接判決載波相位同步FPGA結構，其特征在于：包括復數(shù)乘法器、數(shù)字內(nèi)插濾波器、數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器；復數(shù)乘法器一輸入端接收數(shù)字基帶信號用于復數(shù)相乘，輸出端與數(shù)字內(nèi)插濾波器輸入端相連進行內(nèi)插濾波；該數(shù)字內(nèi)插濾波器一輸出端作為數(shù)據(jù)輸出，另一輸出端連接數(shù)字鑒相器輸入端進行相位誤差計算；該數(shù)字鑒相器輸出端連接數(shù)字環(huán)路濾波器輸入端以濾除高頻分量，輸出端連接數(shù)控振蕩器以調(diào)整輸入數(shù)據(jù)的相位和頻率，該數(shù)控振蕩器輸出端連接復數(shù)乘法器的另一輸入端以與數(shù)字基帶信號進行復數(shù)相乘。

優(yōu)選的，所述數(shù)字環(huán)路濾波器包括與數(shù)字鑒相器輸出端相連的比例支路和積分支路，該積分支路通過一延遲單元和一加法器對輸入的誤差信號進行積分，再與該比例支路輸出端相加。

優(yōu)選的，所述數(shù)控振蕩器為基于查找表的數(shù)控振蕩器，其包括相位累加模塊和ROM查找表，該相位累加模塊與所述數(shù)字環(huán)路濾波器輸出端相連以確定相位增量，作為ROM查找表的查找地址，從而得到幅度量化值送至所述復數(shù)乘法器。

優(yōu)選的，所述復數(shù)乘法器為基于CORDIC算法的復數(shù)乘法器。

優(yōu)選的，所述數(shù)字內(nèi)插濾波器采用Farrow結構濾波器。

一種基于直接判決載波相位同步的方法，其特征在于：將接收到的數(shù)字基帶信號與校正信號進行復數(shù)相乘，再經(jīng)過內(nèi)插濾波；對內(nèi)插濾波后的信號進行相位誤差計算，再濾除高頻分量并調(diào)整輸入數(shù)據(jù)的相位和頻率，之后作為校正信號與數(shù)字基帶信號進行新的復數(shù)相乘，確定新的內(nèi)插點及采樣速率。

由上述對本發(fā)明的描述可知，與現(xiàn)有技術相比，本發(fā)明具有如下有益效果：

本發(fā)明的結構和方法，采樣閉環(huán)結構的載波相位校正算法，通過復數(shù)乘法器、數(shù)字內(nèi)插濾波器、數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器實現(xiàn)對基帶信號進行處理實現(xiàn)相位的校正。

附圖說明

圖1為本發(fā)明結構的組成示意圖；

圖2為本發(fā)明的數(shù)字環(huán)路濾波器的示意圖；

圖3為本發(fā)明數(shù)控振蕩器的結構圖；

圖4為本發(fā)明數(shù)控振蕩器的相位累加模塊圖；

圖5為本發(fā)明數(shù)字內(nèi)插濾波器的時域內(nèi)插圖；

圖6為本發(fā)明中Farrow濾波器結構圖。

具體實施方式

以下通過具體實施方式對本發(fā)明作進一步的描述。

在解調(diào)系統(tǒng)中，天線接收到的模擬信號首先通過頻率變換，將信號頻譜搬移到固定中頻(例如為70MHz)。中頻信號經(jīng)過模擬電路濾除帶外噪聲，通過下變頻器(例如LT5546)將信號頻譜搬移到零頻。然后通過A/D變換器將其轉換為數(shù)字信號。ADC輸出數(shù)字信號送給本發(fā)明的FPGA結構做進一步處理。

參照圖1，一種基于直接判決載波相位同步FPGA結構，包括復數(shù)乘法器、數(shù)字內(nèi)插濾波器、數(shù)字鑒相器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器。該復數(shù)乘法器用于其一輸入端接收數(shù)字基帶信號用于復數(shù)相乘，另一輸入端與數(shù)控振蕩器的輸出端相連，將經(jīng)過上述A/D變換輸入的I、Q兩路基帶信號與數(shù)控振蕩器(NCO)產(chǎn)生的校正信號進行復數(shù)相乘，復數(shù)乘法器的輸出端與數(shù)字內(nèi)插濾波器輸入端相連進行內(nèi)插濾波；該數(shù)字內(nèi)插濾波器一輸出端作為數(shù)據(jù)輸出，另一輸出端連接數(shù)字鑒相器輸入端進行相位誤差計算得到含有載波偏移的信號，該數(shù)字鑒相器輸出端連接數(shù)字環(huán)路濾波器輸入端以濾除高頻分量得到誤差信號，輸出端連接數(shù)控振蕩器以調(diào)整輸入數(shù)據(jù)的相位和頻率，產(chǎn)生校正信號。該數(shù)控振蕩器由包括相位相加器、相位累加器及正弦(余弦)查找表等，相位相加器和相位累加器構成相位累加模塊。由數(shù)字環(huán)路濾波器輸出誤差信號作為控制信號輸入該相位累加模塊經(jīng)累加產(chǎn)生相位，經(jīng)查表得到輸出校正信號，送到復數(shù)乘法模塊與新輸入的I、Q信號進行新的運算。實現(xiàn)載波同步的時候，需要根據(jù)數(shù)字鑒相器、數(shù)字環(huán)路濾波器及數(shù)控振蕩器(基于查找表)得到的返回數(shù)字延時∈[0,1)，確定新的內(nèi)插點及采樣速率，從而完成載波信號的同步內(nèi)插提取。