[發明專利]一種基于直接判決載波相位同步FPGA結構和方法在審
| 申請號： | 201610281629.7 | 申請日： | 2016-04-29 |
| 公開（公告）號： | CN106603218A | 公開（公告）日： | 2017-04-26 |
| 發明（設計）人： | 楊偉民 | 申請（專利權）人： | 福建先創通信有限公司 |
| 主分類號： | H04L7/02 | 分類號： | H04L7/02;H04L27/227 |
| 代理公司： | 廈門市首創君合專利事務所有限公司35204 | 代理人： | 連耀忠,林燕玲 |
| 地址： | 362000 福建省泉州市豐澤潯美*** | 國省代碼： | 福建;35 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 直接 判決 載波 相位 同步 fpga 結構 方法 | ||
1.一種基于直接判決載波相位同步FPGA結構，其特征在于：包括復數乘法器、數字內插濾波器、數字鑒相器、數字環路濾波器和數控振蕩器；復數乘法器一輸入端接收數字基帶信號用于復數相乘，輸出端與數字內插濾波器輸入端相連進行內插濾波；該數字內插濾波器一輸出端作為數據輸出，另一輸出端連接數字鑒相器輸入端進行相位誤差計算；該數字鑒相器輸出端連接數字環路濾波器輸入端以濾除高頻分量，輸出端連接數控振蕩器以調整輸入數據的相位和頻率，該數控振蕩器輸出端連接復數乘法器的另一輸入端以與數字基帶信號進行復數相乘。
2.如權利要求1所述的一種基于直接判決載波相位同步FPGA結構，其特征在于：所述數字環路濾波器包括與數字鑒相器輸出端相連的比例支路和積分支路，該積分支路通過一延遲單元和一加法器對輸入的誤差信號進行積分，再與該比例支路輸出端相加。
3.如權利要求1所述的一種基于直接判決載波相位同步FPGA結構，其特征在于：所述數控振蕩器為基于查找表的數控振蕩器，其包括相位累加模塊和ROM查找表，該相位累加模塊與所述數字環路濾波器輸出端相連以確定相位增量，作為ROM查找表的查找地址，從而得到幅度量化值送至所述復數乘法器。
4.如權利要求1所述的一種基于直接判決載波相位同步FPGA結構，其特征在于：所述復數乘法器為基于CORDIC算法的復數乘法器。
5.如權利要求1所述的一種基于直接判決載波相位同步FPGA結構，其特征在于：所述數字內插濾波器采用Farrow結構濾波器。
6.一種基于直接判決載波相位同步的方法，其特征在于：將接收到的數字基帶信號與校正信號進行復數相乘，再經過內插濾波；對內插濾波后的信號進行相位誤差計算，再濾除高頻分量并調整輸入數據的相位和頻率，之后作為校正信號與數字基帶信號進行新的復數相乘，確定新的內插點及采樣速率。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于福建先創通信有限公司，未經福建先創通信有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610281629.7/1.html，轉載請聲明來源鉆瓜專利網。
