[發明專利]一種具有電磁屏蔽功能的多芯片疊裝結構及其制造方法

在審

• 申請號: 201610272416.8
• 申請日: 2016-04-28
• 公開（公告）號: CN105789152A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 王仕勇;包旭升;王孫艷
• 申請（專利權）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/552;H01L21/50
• 代理公司: 江陰市同盛專利事務所(普通合伙) 32210
• 代理人: 周彩鈞

1.一種具有電磁屏蔽功能的多芯片疊裝結構，其特征在于：它包括基板（1），所述基板（1）上設置有上層芯片（2）和下層芯片（6），所述上層芯片（2）正面與基板（1）之間通過焊線（5）相連接，所述上層芯片（2）背面開設凹槽（3），所述凹槽（3）表面和上層芯片（2）背面均設置屏蔽金屬層（4），所述下層芯片（6）設置于上層芯片（2）背面的凹槽（3）區域內，所述上層芯片（2）和焊線（5）外圍區域包封有塑封料（8）。

2.根據權利要求1所述的一種具有電磁屏蔽功能的多芯片疊裝結構，其特征在于：所述下層芯片（6）與基板（1）之間通過金屬球（7）相電性連接。

3.一種具有電磁屏蔽功能的多芯片疊裝結構的制造方法，其特征在于所述方法包括如下步驟：

步驟一、取一基板，將需要屏蔽的下層芯片與基板互聯；

步驟二、取一上層芯片，將上層芯片的背面做開槽處理，凹槽大小可覆蓋下層芯片；

步驟三、將開槽后的上層芯片的底面和凹槽區域通過濺射形成后續所需的屏蔽金屬層；

步驟四、將上層芯片貼裝到基板上，使下層芯片容納于上層芯片的凹槽區域，將上層芯片與基板之間進行互聯；

步驟五、將上層芯片外圍區域進行塑封料包封。

4.根據權利要求3所述的一種具有電磁屏蔽功能的多芯片疊裝結構的制造方法，其特征在于：所述下層芯片有多個。