[發明專利]半導體芯片模塊和包括該半導體芯片模塊的半導體封裝件

有效

• 申請號: 201610268315.3
• 申請日: 2016-04-27
• 公開（公告）號: CN106601717B
• 公開（公告）日: 2019-11-15
• 發明（設計）人: 徐鉉哲;金俊植
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 11127 北京三友知識產權代理有限公司
• 代理人: 李輝;劉久亮<國際申請>=<國際公布>=

1.一種半導體芯片模塊，該半導體芯片模塊包括：

芯片單元，所述芯片單元包括第一半導體芯片和第二半導體芯片，并且具有第一表面和背離所述第一表面的第二表面，所述第一半導體芯片和所述第二半導體芯片在單一體上被形成為在第一方向上與介于所述第一半導體芯片與所述第二半導體芯片之間的劃線區域相鄰，所述第一半導體芯片和所述第二半導體芯片的接合焊盤位于所述第一表面上；

多條重分配線，所述多條重分配線被形成在所述第一表面上，具有分別與所述第一半導體芯片和所述第二半導體芯片的所述接合焊盤電聯接的一組端部，并且在與所述第一方向傾斜的方向上朝向所述劃線區域延伸；以及

多個重分配焊盤，所述多個重分配焊盤被設置在所述第一表面上，并且與所述重分配線的背離所述一組端部的另一組端部電聯接，

所述重分配焊盤包括：

一個或更多個共享重分配焊盤，所述一個或更多個共享重分配焊盤共同地與和所述第一半導體芯片的所述接合焊盤電聯接的一條或更多條所述重分配線以及和所述第二半導體芯片的所述接合焊盤電聯接的一條或更多條所述重分配線電聯接；以及

多個單獨的重分配焊盤，所述多個單獨的重分配焊盤各自與未與所述共享重分配焊盤電聯接的所述重分配線電聯接，

其中，所述第一半導體芯片和所述第二半導體芯片中的每一個包括在所述第一方向上延伸的多條信號線，

其中，所述信號線中的至少一條與所述重分配線中的至少一條彼此交叉，并且所述信號線與所述重分配線僅在所述信號線與所述重分配線彼此交叉的交叉點處彼此交疊。

2.根據權利要求1所述的半導體芯片模塊，其中，所述信號線具有預定寬度和預定間隔，并且被布置在與所述第一方向垂直的第二方向上。

3.根據權利要求1所述的半導體芯片模塊，其中，所述交叉點指示所述重分配線與所述多條信號線彼此交叉的地方。

4.根據權利要求1所述的半導體芯片模塊，其中，所述芯片單元包括：

基底基板；

集成電路，所述集成電路分別被限定在所述基底基板的所述第一半導體芯片和所述第二半導體芯片中；以及

互連結構，所述互連結構被形成在所述基底基板和所述集成電路上，并且具有包括設置有所述信號線的布線層的一個或更多個布線層。

5.根據權利要求4所述的半導體芯片模塊，其中，所述互連結構包括兩個或更多個布線層，并且所述信號線被設置在所述兩個或更多個布線層的最上布線層中。

6.根據權利要求4所述的半導體芯片模塊，其中，所述互連結構包括兩個或更多個布線層，并且所述信號線通過被分配在所述兩個或更多個布線層中而被設置。

7.根據權利要求4所述的半導體芯片模塊，其中，每個所述集成電路包括：

存儲單元陣列，所述存儲單元陣列包括在所述第一方向上延伸的位線、在與所述第一方向垂直的第二方向上延伸的字線和被設置在所述位線與所述字線的交叉處的多個存儲單元；以及

列解碼器，所述列解碼器被配置為生成用于控制對所述位線的選擇的列選擇信號。

8.根據權利要求7所述的半導體芯片模塊，其中，所述存儲單元陣列和所述列解碼器被布置在所述第一方向上。

9.根據權利要求7所述的半導體芯片模塊，其中，所述存儲單元陣列還包括在所述位線與本地輸入/輸出線之間電聯接的列選擇晶體管，所述存儲單元陣列響應于所述列選擇信號來選擇所述位線，并且將所選擇的位線與所述本地輸入/輸出線電聯接。

10.根據權利要求9所述的半導體芯片模塊，其中，所述信號線包括用于將由所述列解碼器生成的所述列選擇信號傳送至所述列選擇晶體管的列選擇線。

11.根據權利要求9所述的半導體芯片模塊，其中，所述信號線包括所述本地輸入/輸出線。