[發明專利]應變堆疊的納米片FET和/或量子阱堆疊的納米片

有效

• 申請號: 201610245093.3
• 申請日: 2016-04-19
• 公開（公告）號: CN106611793B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 豪爾赫·A·基特;博爾納·J·奧布拉多維奇;羅伯特·C·鮑文;馬克·S·羅德
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/12;H01L29/15;H01L21/336
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;尹淑梅

示例性實施例提供用于制造具有一個或更多個子堆疊件的納米片堆疊結構。示例性實施例的方面包括：生長一個或更多個子堆疊件的外延晶體初始堆疊件，子堆疊件中的每個具有至少三個層，犧牲層A和具有不同的材料性質的至少兩個不同的非犧牲層B和C；繼續進行納米片器件的制造流程，從而在外延晶體堆疊件的每個端部處形成柱結構，所述柱結構用于在選擇性蝕刻犧牲層之后將納米片保持在適當的位置；相對于所有的非犧牲層B和C選擇性地去除犧牲層A，同時堆疊件中的保留的層通過柱結構保持在適當的位置，使得在去除犧牲層A之后，子堆疊件中的每個包含非犧牲層B和C。

本申請要求于2015年10月21日提交的序號為14/918,954號美國專利申請的優先權，該申請通過引用包含于此。

技術領域

本發明涉及一種應變堆疊的納米片場效應晶體管和/或量子阱堆疊的納米片。

背景技術

對于未來的CMOS節點，納米片場效應晶體管(FET)是鰭型FET或平面型器件的有吸引力的替代物。在傳統納米片FET方案中，由于針對靜電控制將很薄的納米片作為目標，因此使用單一材料納米片。使包括Si納米片、SiGe納米片或Ge納米片的納米片應變是很難的，使納米片應變會提高許多材料的遷移率。有效地完成應變的納米片的方法將有利于CMOS縮放。

另外，通過在具有相鄰的晶體(外延地布置的)層的界面處的勢壘將載流子主要限制于一個或一些層(彼此以外延關系布置的)的量子阱溝道可在傳輸方面占優勢。用于有效地完成QW結構的納米片的方法將有利于CMOS縮放。

發明內容

示例性實施例提供用于制造具有一個或更多個子堆疊件的納米片堆疊結構。示例性實施例的方面包括：生長一個或更多個子堆疊件的外延晶體初始堆疊件，子堆疊件中的每個具有至少三個層，犧牲層A和具有不同的材料性質的至少兩個不同的非犧牲層B和C，其中，非犧牲層B和C在所有加工期間保持在與亞穩態對應的熱力學或動力學的臨界厚度以下；其中，犧牲層A僅放置在子堆疊件中的每個的頂部或底部處，子堆疊件中的每個使用犧牲層A中的一個在頂部或底部連接到相鄰的子堆疊件；繼續進行納米片器件的制造流程，從而在外延晶體堆疊件的每個端部處形成柱結構，所述柱結構用于在犧牲層的選擇性蝕刻之后將納米片保持在適當的位置；相對于所有非犧牲層B和C選擇性地去除犧牲層A，同時在堆疊件中保留的層通過柱結構保持在適當的位置，使得在去除犧牲層A之后，子堆疊件中的每個包含非犧牲層B和C。在優選的實施例中，出現在流程中的給定步驟的堆疊件和/或層在所有加工期間保持在熱力學或動力學的(亞穩態的)臨界厚度以下直到完成整個芯片為止。

附圖說明

通過下面結合附圖進行實施例的描述，本發明總體構思的這些和/或其他特征和效用將變得明顯且更容易理解，在附圖中：

圖1是示出根據一個實施例的用于制造具有應變和可選的量子阱性質的納米片堆疊結構的工藝的流程圖；

圖2中的(a)是示出在外延生長之后的堆疊件的圖；

圖2中的(b)是示出通過去除犧牲層(即，在納米片分離之后)形成的納米片結構的圖；

圖2中的(c)是示出外加形成柵極堆疊件的層D和層E的納米片結構的圖，所述柵極堆疊件共形地生長/沉積；

圖3是示出子堆疊件的替代示例的初始晶體堆疊件的外延生長的圖。

具體實施方式

現在將對本發明總體構思的實施例進行詳細地描述，本發明總體構思的示例示出在附圖中，其中，同樣的附圖標記始終表示同樣的元件。參照附圖的同時在下面描述實施例，以解釋本發明總體構思。