[發明專利]應變堆疊的納米片FET和/或量子阱堆疊的納米片

有效

• 申請號: 201610245093.3
• 申請日: 2016-04-19
• 公開（公告）號: CN106611793B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 豪爾赫·A·基特;博爾納·J·奧布拉多維奇;羅伯特·C·鮑文;馬克·S·羅德
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/12;H01L29/15;H01L21/336
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;尹淑梅

1.一種制造納米片堆疊結構的方法，所述納米片堆疊結構具有一個或更多個子堆疊件，所述方法包括下述步驟：

生長一個或更多個子堆疊件的外延晶體初始堆疊件，子堆疊件中的每個具有至少三個層，犧牲層A和具有不同的材料性質的至少兩個不同的非犧牲層B和C，其中，非犧牲層B和C在所有加工期間保持在與亞穩態對應的熱力學或動力學的臨界厚度以下，其中，犧牲層A僅放置在子堆疊件中的每個的頂部或底部處，子堆疊件中的每個使用犧牲層A中的一個在頂部或底部處連接到相鄰的子堆疊件；

繼續進行納米片器件的制造流程，從而在外延晶體堆疊件的每個端部處形成柱結構，所述柱結構用于在選擇性蝕刻犧牲層之后將納米片保持在適當的位置；以及

相對于所有的非犧牲層B和C選擇性地去除犧牲層A，同時堆疊件中的保留的層B和C通過柱結構保持在適當的位置，使得在去除犧牲層A之后，子堆疊件中的每個包含非犧牲層B和C，

其中，堆疊件中的所有層在整個制造工藝中保持基本上相同的晶格常數，所述相同的晶格常數與堆疊件中的所有層的材料在松弛狀態下時的晶格常數不同。

2.如權利要求1所述的方法，其中，選擇性地去除犧牲層A的步驟使用濕法蝕刻工藝來完成。

3.如權利要求1所述的方法，其中，初始堆疊件的所有層包括具有小于10％的晶格失配的材料。

4.如權利要求1所述的方法，其中，初始堆疊件的所有層包括具有小于5％的晶格失配的材料。

5.如權利要求1所述的方法，其中，在選擇性地去除犧牲層A之后保留在每個子堆疊件中的所述至少兩個非犧牲層包括在松弛狀態下時具有不同的晶格常數的材料。

6.如權利要求1所述的方法，其中，納米片結構用作MOSFET器件的溝道區的部分，其中，在選擇性地去除層A之后保留在每個子堆疊件中的所述至少兩個非犧牲層包括對于MOSFET中的主要載流子具有至少0.15eV的能帶邊緣階躍的半導體材料。

7.如權利要求1所述的方法，其中，納米片結構用作MOSFET器件的溝道區的部分，其中，在選擇性地去除犧牲層A之后保留在每個子堆疊件中的所述至少兩個非犧牲層包括在松弛狀態下時具有不同的晶格常數的材料。

8.如權利要求7所述的方法，其中，層A包括SiGe合金，其中，層B和層C包括具有比層A低的Ge含量的SiGe合金，其中，層B和層C具有不同的Ge含量。

9.如權利要求8所述的方法，其中，層A包括90％或更高的Ge含量的SiGe合金，層B包括40％-80％的Ge的中間Ge含量的SiGe合金，層C包括小于20％的Ge的SiGe合金。

10.如權利要求9所述的方法，其中，在去除層A之后，子堆疊件具有包括底層B、中心層C和頂層B的結構。

11.如權利要求10所述的方法，其中，層C為3nm至4nm厚，層B為2nm至3nm厚，層A為至少10nm厚。

12.如權利要求7所述的方法，其中，子堆疊件中的至少一個包括犧牲層A、非犧牲層B和非犧牲層C¹和C²，其中，層A包括90％的Ge或更高的SiGe合金，所述至少一個子堆疊件在去除層A之后具有一種結構，所述結構包括：20％的Ge或更少的SiGe的底層C²、40％至80％的Ge的SiGe的相鄰的層B、20％的Ge或更少的SiGe的相鄰的層C¹、相鄰的層B、相鄰的頂Si層。

13.如權利要求12所述的方法，其中，層C¹為3nm至4nm厚，層B為2nm至3nm厚，層C²為0.4nm至1nm，層A為10nm厚。