[發明專利]一種編程及擦除數據控制傳輸電路

有效

• 申請號: 201610233591.6
• 申請日: 2016-04-15
• 公開（公告）號: CN107301876B
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 武曉偉;張玉;李金萍;何曉;陳菲
• 申請（專利權）人: 紫光同芯微電子有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/14
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種編程及擦除數據控制傳輸電路，包括傳輸路徑電路，電壓生成電路，路徑選通控制電路，編程數據控制電路，數據鎖存電路，其特征在于，

所述傳輸路徑電路由PMOS晶體管P1、PMOS晶體管P2、NMOS晶體管N1、NMOS晶體管N2組成；

所述PMOS晶體管P1的源極連接到所述電壓生成電路的vbl端口，所述PMOS晶體管P1的漏極連接到所述PMOS晶體管P2的源極，所述PMOS晶體管P2的漏極連接到所述NMOS晶體管N2的漏極，所述NMOS晶體管N2的源極連接到所述NMOS晶體管N1的漏極，所述NMOS晶體管N1的源極連接到所述電壓生成電路的vneg_c端口；

所述PMOS晶體管P1和所述NMOS晶體管N2的柵極連接到一起，并由所述數據鎖存電路控制；

所述數據鎖存電路產生的信號為所述傳輸路徑電路中所述PMOS晶體管P1和所述NMOS晶體管N2的柵極控制信號；

所述路徑選通控制電路產生所述傳輸路徑電路中對應路徑的第一控制信號pctrl和第二控制信號nctrl，所述第一控制信號pctrl控制PMOS晶體管P2的柵極，所述第二控制信號nctrl控制NMOS晶體管N1的柵極；

所述電壓生成電路生成vbl電壓和vneg_c電壓，在預編程且選中及編程且選中操作時，產生的vbl電壓為vinh電壓，產生的vneg_c電壓為vneg電壓；在擦除且選中操作時，產生的vbl電壓為vpos電壓，產生的vneg_c電壓為vgnd電壓；

所述編程數據控制電路控制外部輸入的編程數據，在預編程且選中操作時，將所述編程數據進行置‘1’操作后傳輸到所述數據鎖存電路；在擦除且選中操作時，將所述編程數據進行置‘0’操作后傳輸到所述數據鎖存電路。

2.根據權利要求1所述的編程及擦除數據控制傳輸電路，其特征在于，所述傳輸路徑電路和所述數據鎖存電路連接在一起，并且所述數據鎖存電路和所述傳輸路徑電路重復存在，其數量和外部的存儲器陣列一一對應。