[發(fā)明專利]SRAM存儲器及其形成方法

有效

• 申請?zhí)枺?/td>: 201610231201.1
• 申請日: 2016-04-14
• 公開（公告）號: CN107302000B
• 公開（公告）日: 2020-03-10
• 發(fā)明（設(shè)計）人: 周飛
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L29/08;H01L21/8244
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種SRAM存儲器，其特征在于，包括：

基底；

至少一個傳輸晶體管，每個所述傳輸晶體管包括：

傳輸柵極結(jié)構(gòu)，位于基底上；

第一傳輸源漏區(qū)和第二傳輸源漏區(qū)，分別位于所述傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第一傳輸源漏區(qū)和部分第二傳輸源漏區(qū)被傳輸柵極結(jié)構(gòu)遮蓋，所述傳輸柵極結(jié)構(gòu)遮蓋的第一傳輸源漏區(qū)為第一遮蓋區(qū)，所述傳輸柵極結(jié)構(gòu)遮蓋的第二傳輸源漏區(qū)為第二遮蓋區(qū)，在垂直于傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第二遮蓋區(qū)的尺寸大于第一遮蓋區(qū)的尺寸；

當(dāng)所述SRAM存儲器處于讀數(shù)據(jù)狀態(tài)時，第一傳輸源漏區(qū)為傳輸晶體管的漏區(qū)，第二傳輸源漏區(qū)為傳輸晶體管的源區(qū)；

當(dāng)所述SRAM存儲器處于寫數(shù)據(jù)狀態(tài)時，第一傳輸源漏區(qū)為傳輸晶體管的源區(qū)，第二傳輸源漏區(qū)為傳輸晶體管的漏區(qū)。

2.根據(jù)權(quán)利要求1所述的SRAM存儲器，其特征在于，所述基底包括第一區(qū)域和第二區(qū)域；所述傳輸晶體管包括第一傳輸晶體管和第二傳輸晶體管；

所述第一傳輸晶體管包括：

第一傳輸柵極結(jié)構(gòu)，位于第一區(qū)域的基底上；

第一子傳輸源漏區(qū)和第二子傳輸源漏區(qū)，分別位于所述第一傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第一子傳輸源漏區(qū)和部分第二子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)遮蓋，第一傳輸柵極結(jié)構(gòu)遮蓋的第一子傳輸源漏區(qū)為第一子遮蓋區(qū)，第一傳輸柵極結(jié)構(gòu)遮蓋的第二子傳輸源漏區(qū)為第二子遮蓋區(qū)，在垂直于第一傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第二子遮蓋區(qū)的尺寸大于所述第一子遮蓋區(qū)的尺寸；

所述第二傳輸晶體管包括：

第二傳輸柵極結(jié)構(gòu)，位于第二區(qū)域的基底上；

第三子傳輸源漏區(qū)和第四子傳輸源漏區(qū)，分別位于所述第二傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第三子傳輸源漏區(qū)和部分第四子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)遮蓋，第二傳輸柵極結(jié)構(gòu)遮蓋的第三子傳輸源漏區(qū)為第三子遮蓋區(qū)，第二傳輸柵極結(jié)構(gòu)遮蓋的第四子傳輸源漏區(qū)為第四子遮蓋區(qū)，在垂直于第二傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第四子遮蓋區(qū)的尺寸大于所述第三子遮蓋區(qū)的尺寸。

3.根據(jù)權(quán)利要求2所述的SRAM存儲器，其特征在于，所述第一傳輸晶體管和第二傳輸晶體管為N型。

4.根據(jù)權(quán)利要求2所述的SRAM存儲器，其特征在于，所述第一傳輸晶體管還包括：

第一子傳輸側(cè)墻，位于第一傳輸柵極結(jié)構(gòu)一側(cè)側(cè)壁，部分第一子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)和第一子傳輸側(cè)墻遮蓋；

第二子傳輸側(cè)墻，位于第一傳輸柵極結(jié)構(gòu)另一側(cè)側(cè)壁，部分第二子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)和第二子傳輸側(cè)墻遮蓋，所述第二子傳輸側(cè)墻的厚度小于第一子傳輸側(cè)墻的厚度；

所述第二傳輸晶體管還包括：

第三子傳輸側(cè)墻，位于第二傳輸柵極結(jié)構(gòu)一側(cè)側(cè)壁，部分第三子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)和第三子傳輸側(cè)墻遮蓋；

第四子傳輸側(cè)墻，位于第二傳輸柵極結(jié)構(gòu)另一側(cè)側(cè)壁，部分第四子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)和第四子傳輸側(cè)墻遮蓋，所述第四子傳輸側(cè)墻的厚度小于第三子傳輸側(cè)墻的厚度。

5.根據(jù)權(quán)利要求1所述的SRAM存儲器，其特征在于，

所述SRAM存儲器還包括：

鎖存器，所述鎖存器包括上拉晶體管和下拉晶體管；

在寫數(shù)據(jù)狀態(tài)時，所述上拉晶體管和下拉晶體管將數(shù)據(jù)通過傳輸柵極結(jié)構(gòu)存儲到鎖存器中，在讀數(shù)據(jù)狀態(tài)時，所述上拉晶體管和下拉晶體管將鎖存器中存儲的數(shù)據(jù)通過傳輸柵極結(jié)構(gòu)輸出。