[發(fā)明專利]SRAM存儲(chǔ)器及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610231201.1
• 申請(qǐng)日: 2016-04-14
• 公開（公告）號(hào): CN107302000B
• 公開（公告）日: 2020-03-10
• 發(fā)明（設(shè)計(jì)）人: 周飛
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司
• 主分類號(hào): H01L27/11
• 分類號(hào): H01L27/11;H01L29/08;H01L21/8244
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 高靜;吳敏

一種SRAM存儲(chǔ)器及其形成方法，其中SRAM存儲(chǔ)器包括：基底；傳輸晶體管，所述傳輸晶體管包括：傳輸柵極結(jié)構(gòu)，位于基底上；第一傳輸源漏區(qū)和第二傳輸源漏區(qū)，分別位于所述傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第一傳輸源漏區(qū)和部分第二傳輸源漏區(qū)被傳輸柵極結(jié)構(gòu)遮蓋，所述傳輸柵極結(jié)構(gòu)遮蓋的第一傳輸源漏區(qū)為第一遮蓋區(qū)，所述傳輸柵極結(jié)構(gòu)遮蓋的第二傳輸源漏區(qū)為第二遮蓋區(qū)，在垂直于傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第二遮蓋區(qū)的尺寸大于第一遮蓋區(qū)的尺寸。所述SRAM存儲(chǔ)器使讀寫速度同時(shí)提高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種SRAM存儲(chǔ)器及其形成方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，存儲(chǔ)器呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢(shì)。

從功能上將存儲(chǔ)器分為隨機(jī)存儲(chǔ)器(RAM，Random Access Memory)和只讀存儲(chǔ)器(ROM，Read Only Memory)。隨機(jī)存儲(chǔ)器工作時(shí)，可以隨時(shí)從任何一個(gè)指定的地址讀出數(shù)據(jù)，也可以隨時(shí)將數(shù)據(jù)寫入任何一個(gè)指定的存儲(chǔ)單元。隨機(jī)存儲(chǔ)器的讀寫操作方便，使用靈活。

隨機(jī)存儲(chǔ)器可以分為靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)。其中，SRAM利用帶有正反饋的觸發(fā)器來存儲(chǔ)數(shù)據(jù)，主要依靠依靠持續(xù)的供電來保持?jǐn)?shù)據(jù)的完整性，在使用過程中，不需刷新。SRAM已被廣泛應(yīng)用在計(jì)算機(jī)的高速緩存和頻繁的數(shù)據(jù)處理中。

然而，現(xiàn)有技術(shù)中靜態(tài)隨機(jī)存儲(chǔ)器的讀寫速度不能同時(shí)提高。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種SRAM存儲(chǔ)器及其形成方法，以使SRAM存儲(chǔ)器的讀寫速度得以同時(shí)提高。

為解決上述問題，本發(fā)明提供一種SRAM存儲(chǔ)器，包括：基底；傳輸晶體管，所述傳輸晶體管包括：傳輸柵極結(jié)構(gòu)，位于基底上；第一傳輸源漏區(qū)和第二傳輸源漏區(qū)，分別位于所述傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第一傳輸源漏區(qū)和部分第二傳輸源漏區(qū)被傳輸柵極結(jié)構(gòu)遮蓋，所述傳輸柵極結(jié)構(gòu)遮蓋的第一傳輸源漏區(qū)為第一遮蓋區(qū)，所述傳輸柵極結(jié)構(gòu)遮蓋的第二傳輸源漏區(qū)為第二遮蓋區(qū)，在垂直于傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第二遮蓋區(qū)的尺寸大于第一遮蓋區(qū)的尺寸。

可選的，所述基底包括第一區(qū)域和第二區(qū)域；所述傳輸晶體管包括第一傳輸晶體管和第二傳輸晶體管；所述第一傳輸晶體管包括：第一傳輸柵極結(jié)構(gòu)，位于第一區(qū)域的基底上；第一子傳輸源漏區(qū)和第二子傳輸源漏區(qū)，分別位于所述第一傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第一子傳輸源漏區(qū)和部分第二子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)遮蓋，第一傳輸柵極結(jié)構(gòu)遮蓋的第一子傳輸源漏區(qū)為第一子遮蓋區(qū)，第一傳輸柵極結(jié)構(gòu)遮蓋的第二子傳輸源漏區(qū)為第二子遮蓋區(qū)，在垂直于第一傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第二子遮蓋區(qū)的尺寸大于所述第一子遮蓋區(qū)的尺寸；所述第二傳輸晶體管包括：第二傳輸柵極結(jié)構(gòu)，位于第二區(qū)域的基底上；第三子傳輸源漏區(qū)和第四子傳輸源漏區(qū)，分別位于所述第二傳輸柵極結(jié)構(gòu)兩側(cè)的基底中，部分第三子傳輸源漏區(qū)和部分第四子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)遮蓋，第二傳輸柵極結(jié)構(gòu)遮蓋的第三子傳輸源漏區(qū)為第三子遮蓋區(qū)，第二傳輸柵極結(jié)構(gòu)遮蓋的第四子傳輸源漏區(qū)為第四子遮蓋區(qū)，在垂直于第二傳輸柵極結(jié)構(gòu)側(cè)壁的方向上，所述第四子遮蓋區(qū)的尺寸大于所述第三子遮蓋區(qū)的尺寸。

可選的，所述第一傳輸晶體管還包括：第一子傳輸側(cè)墻，位于第一傳輸柵極結(jié)構(gòu)一側(cè)側(cè)壁，部分第一子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)和第一子傳輸側(cè)墻遮蓋；第二子傳輸側(cè)墻，位于第一傳輸柵極結(jié)構(gòu)另一側(cè)側(cè)壁，部分第二子傳輸源漏區(qū)被第一傳輸柵極結(jié)構(gòu)和第二子傳輸側(cè)墻遮蓋，所述第二子傳輸側(cè)墻的厚度小于第一子傳輸側(cè)墻的厚度；所述第二傳輸晶體管還包括：第三子傳輸側(cè)墻，位于第二傳輸柵極結(jié)構(gòu)一側(cè)側(cè)壁，部分第三子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)和第三子傳輸側(cè)墻遮蓋；第四子傳輸側(cè)墻，位于第二傳輸柵極結(jié)構(gòu)另一側(cè)側(cè)壁，部分第四子傳輸源漏區(qū)被第二傳輸柵極結(jié)構(gòu)和第四子傳輸側(cè)墻遮蓋，所述第四子傳輸側(cè)墻的厚度小于第三子傳輸側(cè)墻的厚度。