[發明專利]VDMOS器件的制作方法

在審

• 申請號: 201610224087.X
• 申請日: 2016-04-12
• 公開（公告）號: CN107293491A
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 趙圣哲;馬萬里
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 張蓮蓮,劉芳

技術領域

本發明涉及半導體技術，尤其涉及一種VDMOS器件的制作方法。

背景技術

隨著半導體工藝的發展，帶有溝槽結構的器件，例如VDMOS((Vertical double-diffused Metallic Oxide Semiconductor Field Effect Transistor，垂直雙擴散金屬氧化物半導體場效應管)器件的應用越來越廣泛。以VDMOS器件為例的許多超結器件目前的結構中會使用到不同深度的溝槽結構，用以實現更好的終端電場分布以及更好的終端耐壓。

現有技術中，通常采用如下方式來形成不同深度的溝槽：

如圖1A所示，在硅片101上形成掩膜材料層102；

如圖1B所示，刻蝕掩膜材料層102，形成具有圖案的掩膜層103；

如圖1C所示，以掩膜層103為掩膜，刻蝕硅片102，形成溝槽104A、104B、104C和104D。

如圖1D所示，在溝槽104D中填充光刻膠110。

如圖1E所示，需刻蝕溝槽104A、104B、104C以加深溝槽104A、104B、104C的深度，形成溝槽105A、105B和105C。

如此，重復上述工藝，直至形成如圖1F所示的結構，即在硅片101中形成4個不同深度的溝槽106A、106B、105C和104D，其中溝槽104D的深度最淺，溝槽106A的深度最深。

但是，采用上述工藝形成多個不同深度的溝槽需要多次刻蝕，每次刻蝕之后均需要對溝槽內部的聚合物進行清洗操作，如果聚合物清洗不干凈，則殘留的聚合物會阻擋下次刻蝕，甚至有可能會造成溝槽的形貌遭到嚴重破壞，影響半導體器件的性能。

發明內容

本發明提供一種VDMOS器件的制作方法，以解決現有技術中形成深度不同的溝槽需要多次刻蝕而造成溝槽的形貌遭到嚴重破壞的缺陷。

本發明提供一種VDMOS器件的制作方法，包括：

在半導體基底上自下而上依次形成N層阻擋層，第M層的阻擋層的寬度小于下方相鄰的第M-1層的阻擋層的寬度，其中N為大于或等于2的正整數，M大于或等于2且小于或等于N；

在各阻擋層上形成具有圖案的掩膜層；

以所述掩膜層為掩膜，刻蝕各所述阻擋層以及各阻擋層下方的半導體基底，以在所述半導體基底中形成不同深度的溝槽。

根據如上所述的VDMOS器件的制作方法，可選地，在各阻擋層上形成具有圖案的掩膜層包括：

在所述半導體基底和各阻擋層上形成具有圖案的掩膜層；

所述以所述掩膜層為掩膜，刻蝕各所述阻擋層以及各阻擋層下方的半導體基底，以在所述半導體基底中形成不同深度的溝槽包括：

以所述掩膜層為掩膜，刻蝕未被阻擋層覆蓋的半導體基底、各阻擋層以及各阻擋層下方的半導體基底，以在所述半導體基底中形成不同深度的溝槽。

根據如上所述的VDMOS器件的制作方法，可選地，在半導體基底上形成自下而成依次形成的N層阻擋層之前，還包括：

獲取所述阻擋層與所述半導體基底的刻蝕速率比S；

確定需形成的各溝槽的深度，將最深的溝槽的深度作為目標深度，各深度中除了目標深度的其它深度作為比較深度；

獲取各比較深度與所述目標深度的深度差；

各比較深度對應的溝槽所對應的阻擋層的厚度等于所對應的深度差與S的乘積。

根據如上所述的VDMOS器件的制作方法，可選地，所述阻擋層的材料為基于所述半導體基底的材料的化合物。

根據如上所述的VDMOS器件的制作方法，可選地，所述半導體基底的材料是硅，所述阻擋層的材料是多晶硅，或者所述半導體基底的材料是GaN，所述阻擋層的材料是氮化硅。

根據如上所述的VDMOS器件的制作方法，可選地，所述N為4，且各阻擋層的一端在垂直于半導體基底的方向上齊平。

根據如上所述的VDMOS器件的制作方法，可選地，在半導體基底上形成自下而成依次形成的N層阻擋層包括：

在所述半導體基底上形成第一阻擋層；

在所述第一阻擋層上形成第二阻擋層，所述第二阻擋層的寬度小于第一阻擋層；

在所述第二阻擋層上形成第三阻擋層，所述第三阻擋層的寬度小于第二阻擋層；

所述第一阻擋層、第二阻擋層和第三阻擋層的第一端齊平。

根據如上所述的VDMOS器件的制作方法，可選地，在形成所述阻擋層的半導體基底上形成具有圖案的掩膜層包括：

在形成所述阻擋層的半導體基底上沉積掩膜材料層；