[發明專利]半導體結構及其形成方法

在審

• 申請號: 201610216862.7
• 申請日: 2016-04-08
• 公開（公告）號: CN107275197A
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 李海艇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L23/48;H01L23/482;H01L21/60
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供晶圓，所述晶圓具有第一待鍵合面，且所述晶圓內形成有射頻器件；

提供載體晶圓，所述載體晶圓具有第二待鍵合面；

對所述第二待鍵合面進行表面處理，將部分厚度的載體晶圓轉化為阻擋層；

使所述第一待鍵合面與所述第二待鍵合面相接觸，實現所述晶圓和載體晶圓的鍵合，所述阻擋層用于抑制鍵合后所述載體晶圓內的感應電荷發生移動。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述載體晶圓的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述阻擋層為非晶態材料。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，對所述第二待鍵合面進行表面處理的步驟包括：對所述第二待鍵合面進行離子摻雜工藝。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，所述離子摻雜工藝摻雜的離子為重型離子。

6.如權利要求5所述的半導體結構的形成方法，其特征在于，所述離子摻雜工藝摻雜的離子為氬離子、氦離子或氖離子。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，所述離子摻雜工藝摻雜的離子為氬離子，注入的離子能量為30Kev至200Kev，注入的離子劑量為1E15至1E16原子每平方厘米。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，所述形成方法還包括：在所述第一待鍵合面上形成第一鍵合層；形成所述阻擋層后，在所述第二待鍵合面上形成第二鍵合層；

實現所述晶圓和載體晶圓的鍵合的步驟中，使所述第一鍵合層與所述第二鍵合層相接觸。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述第一鍵合 層的材料為氧化硅或氮化硅，所述第二鍵合層的材料為氧化硅或氮化硅。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，提供所述晶圓的步驟包括：形成基底，所述基底包括底層半導體層、位于所述底層半導體層表面的絕緣材料層以及位于絕緣材料層表面的頂層半導體層，所述頂層半導體層包括若干晶體管區域；

在所述晶體管區的頂層半導體層部分表面形成柵極結構；

在所述柵極結構兩側的晶體管區的頂層半導體層內形成摻雜區；

在所述頂層半導體層表面形成第一介質層，所述第一介質層覆蓋所述柵極結構和摻雜區，且所述第一介質層頂部高于所述柵極結構頂部；

在所述摻雜區表面形成貫穿所述第一介質層的第零導電插塞；

在所述第一介質層上方形成與第零導電插塞電連接的第零導電層；

在所述第一介質層上方形成覆蓋第零導電層的第二介質層，所述第二介質層內形成有與所述第零導電層電連接的互連結構，所述互連結構包括頂部被所述第二介質層暴露出來的頂層導電層，其中，暴露出所述頂層導電層的第二介質層表面為第一待鍵合面。

11.如權利要求10所述的半導體結構的形成方法，其特征在于，在垂直于所述頂層半導體層表面、且沿所述頂層半導體層指向所述第二介質層的方向上，所述互連結構包括分立的N(N≥2)層導電層，還包括位于第N-1層導電層與第N層導電層之間的第N導電插塞，其中，所述第N導電插塞將第N-1層導電層與第N層導電層電連接；

所述第二介質層包括至少一層子介質層。

12.如權利要求10所述的半導體結構的形成方法，其特征在于，所述第零導電層的材料為銅、鋁、鎢和鈦中的一種或多種，所述互連結構的材料為銅、鋁、鎢和鈦中的一種或多種。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，所述形成方法還包括：實現所述晶圓和載體晶圓的鍵合后，去除所述底層半導體層；

形成貫穿所述絕緣材料層、頂層半導體層和第一介質層，并與所述第零導電層相接觸的導電插塞；

形成覆蓋所述導電插塞的連接導電層；

在與所述第一待鍵合面相對的絕緣材料層表面形成鈍化層，所述鈍化層暴露出所述連接導電層表面。

14.如權利要求13所述的半導體結構的形成方法，其特征在于，所述導電插塞的材料為銅、鋁、鎢和鈦中的一種或多種。