[發(fā)明專利]靜電放電保護(hù)裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610216741.2
• 申請(qǐng)日: 2016-04-08
• 公開(kāi)（公告）號(hào): CN107275324B
• 公開(kāi)（公告）日: 2019-11-05
• 發(fā)明（設(shè)計(jì)）人: 王世鈺;李明穎;黃文聰
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明公開(kāi)了一種靜電放電保護(hù)裝置及方法，靜電放電保護(hù)裝置包括：半導(dǎo)體基材、第一阱區(qū)、第二阱區(qū)、第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)以及第四摻雜區(qū)。第一阱區(qū)和第二阱區(qū)皆位于半導(dǎo)體基材中，分別具有第一電性和第二電性。第一摻雜區(qū)具有第二電性，位于第一阱區(qū)之中。第二摻雜區(qū)具有第一電性，至少一部分位于第一阱區(qū)之中，圍繞第一摻雜區(qū)。第三摻雜區(qū)具有第一電性，位于第二阱區(qū)之中，鄰接第二摻雜區(qū)。第四摻雜區(qū)具有第二電性，位于第二阱區(qū)之中，鄰接第三摻雜區(qū)。第一摻雜區(qū)、第三摻雜區(qū)、第一阱區(qū)和第二阱區(qū)形成二個(gè)具有相異的多數(shù)載子的雙極晶體管寄生電路。

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種半導(dǎo)體集成電路及其應(yīng)用。特別是有關(guān)于一種靜電放電(Electrostatic Discharge，ESD)保護(hù)裝置及方法。

背景技術(shù)

靜電放電系起因于短時(shí)間內(nèi)(一般在100納秒nanosecond之內(nèi))的高壓放電所引進(jìn)的強(qiáng)大電流脈沖。集成電路及半導(dǎo)體元件對(duì)于靜電放電相當(dāng)敏感。尤其是在元件安裝時(shí)，因?yàn)槿祟惢驒C(jī)器碰觸接腳，常使強(qiáng)大電流脈沖通過(guò)集成電路，而導(dǎo)致元件失效。因此有需要提供集成電路有效的靜電放電保護(hù)裝置。

寄生硅控整流器(Silicon Controlled Rectifier，SCR)是一種芯片式(on-chip)的半導(dǎo)體靜電放電保護(hù)裝置，可在靜電放電發(fā)生(ESD zapping)時(shí)，通過(guò)驟回崩潰(snapback)開(kāi)啟，將靜電放電電流傳導(dǎo)至地面，達(dá)到靜電放電的保護(hù)功能。由于，寄生硅控整流器具有關(guān)鍵尺寸小、電流的汲取/供應(yīng)能力(current sinking/sourcing capacity)強(qiáng)、低導(dǎo)通阻抗(turn-on impedance)、低消耗功率(power dissipation)以及高散熱效率等特性。因此，是目前業(yè)界所廣為采用的靜電放電保護(hù)裝置之一。

然而，寄生硅控整流器具有相對(duì)于啟動(dòng)電壓(trigger voltage)顯著較低的保持電壓(holding voltage)。例如，一般寄生硅控整流器的保持電壓低于3.6V。因此，寄生硅控整流器一旦在高壓操作(例如，操作電壓高于20V)時(shí)被啟動(dòng)后，很容易在后續(xù)的一般操作中(例如，操作電壓約為2V時(shí))發(fā)生電力過(guò)載(Electrical Overstress，EOS)或形成閂鎖(latch up)的風(fēng)險(xiǎn)。而為了防止寄生硅控整流器電力過(guò)載或閂鎖，一般會(huì)通過(guò)增加陰極(cathode)和陽(yáng)極(anode)之間的距離，來(lái)增加寄生硅控整流器的保持電壓。但此舉將使集成電路的整體布局尺寸(lay-out size)無(wú)法降低，并不符合集成電路尺寸微縮的設(shè)計(jì)趨勢(shì)。

因此，有需要提供一種先進(jìn)的靜電放電保護(hù)裝置及其應(yīng)用，以改善已知技術(shù)所面臨的問(wèn)題。

發(fā)明內(nèi)容

根據(jù)本說(shuō)明書的一實(shí)施例提供一種靜電放電保護(hù)裝置包括：半導(dǎo)體基材、第一阱區(qū)、第二阱區(qū)、第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)以及第四摻雜區(qū)。第一阱區(qū)和第二阱區(qū)皆位于該半導(dǎo)體基材中；且第一阱區(qū)具有第一電性，第二阱區(qū)具有第二電性。第一摻雜區(qū)具有第二電性，且位于第一阱區(qū)之中。第二摻雜區(qū)具有第一電性，至少一部分位于第一阱區(qū)之中，且圍繞第一摻雜區(qū)。第三摻雜區(qū)具有第一電性，位于第二阱區(qū)之中，鄰接第二摻雜區(qū)。第四摻雜區(qū)具有第二電性，位于第二阱區(qū)之中，且鄰接第三摻雜區(qū)。其中第一摻雜區(qū)、第一阱區(qū)和第二阱區(qū)形成一個(gè)第一雙極晶體管寄生(Parasitic Bipolar Junction Transistor，BJT)電路；第三摻雜區(qū)、第一阱區(qū)和第二阱區(qū)形成一個(gè)第二雙極晶體管寄生電路；且第一雙極晶體管寄生電路和第二雙極晶體管寄生電路具有相異的多數(shù)載子(majority carrier)。

根據(jù)本說(shuō)明書的另一實(shí)施例提供一種存儲(chǔ)器元件，此存儲(chǔ)器元件包含上述靜電放電保護(hù)裝置以及一個(gè)存儲(chǔ)單元陣列。此存儲(chǔ)單元陣列。與靜電放電保護(hù)裝置電性連接。