[發(fā)明專利]LDO上下電次序控制電路及供電裝置

有效

• 申請?zhí)枺?/td>: 201610213365.1
• 申請日: 2016-04-07
• 公開（公告）號: CN107272797B
• 公開（公告）日: 2019-01-22
• 發(fā)明（設計）人: 唐華;劉飛;荀本鵬;楊海峰
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種LDO上下電次序控制電路及供電裝置，LDO上下電次序控制電路用于供電裝置，供電裝置包括前級電源和后級電源，后級電源包括多路LDO電路，每路LDO電路的輸入端耦接前級電源的輸出端；LDO上下電次序控制電路包括多路延遲電路，每路延遲電路的輸入端連接前級電源的輸出端，其輸出端耦接對應的LDO電路的使能端；LDO上下電次序控制電路還包括：電壓檢測電路，其輸入端耦接前級電源的輸出端，適于對前級電源的輸出電壓進行檢測；選擇電路，耦接電壓檢測電路以及延遲電路，適于根據(jù)電壓檢測電路的檢測結果，調整各路延遲電路的延遲時間。本發(fā)明技術方案可以控制LDO電路的上下電次序，擴大了供電裝置的應用范圍。

技術領域

本發(fā)明涉及集成電路領域，尤其涉及一種LDO上下電次序控制電路及供電裝置。

背景技術

在電源的應用中，通常需要使用到多個低壓差線性穩(wěn)壓器(low dropoutregulator,LDO)，產生不同的電壓。對于一般的線性電源，大多數(shù)已經(jīng)使用LDO電路，外圍配置簡單的電路，目前大多數(shù)LDO電路的典型電路均是使能端EN引腳直接和LDO的輸入端Vin引腳相連，這種方式的缺點是，當多路LDO并聯(lián)時，多路LDO會同時上電，造成前級電源較大的上電沖擊。且在一些應用環(huán)境中，對不同大小的LDO輸出電壓的上下電順序有先后要求。

現(xiàn)有技術也公開了能夠控制上電順序的技術方案，例如可以參考申請?zhí)枮镃N201210489090、發(fā)明名稱為“一種并聯(lián)LDO延時上電電路”的中國專利文獻。圖1是現(xiàn)有技術一種并聯(lián)LDO延時上電電路的結構示意圖，并聯(lián)LDO延時上電電路采用電阻和電容在不同的LDO電路外圍配置不同的RC結構，達到使能端EN輸入信號的不同延遲；RC乘積小的，時間常數(shù)小，使能端EN會快速達到高電平，所對應的LDO電路會先上電。例如電阻R1和電容C1的乘積結果小于電阻R2和電容C2的乘積結果時，即R1×C1<R2×C2時，則圖1所示并聯(lián)LDO延時上電電路在上電過程中，輸出電壓VOUT2先于輸出電壓VOUT3輸出；相應地，在下電過程中，輸出電壓VOUT2同樣先于輸出電壓VOUT3下電。

但是，在某些應用中，例如在存儲(Memory)控制應用中，邏輯(logic)控制電壓要求先上電，讀寫電壓后上電，保證邏輯控制信號穩(wěn)定之后，讀寫電壓再上電，避免誤寫操作。下電過程中，要求讀寫電壓先下電，邏輯控制電壓再下電，而現(xiàn)有技術的上述并聯(lián)LDO延時上電電路只能控制LDO的上電次序，無法控制LDO的下電次序，應用范圍受限。

發(fā)明內容

本發(fā)明解決的技術問題是如何精確的控制LDO電路的上下電次序，擴大供電裝置的應用范圍。

為解決上述技術問題，本發(fā)明實施例提供一種上下電次序控制電路，所述上下電次序控制電路用于供電裝置，所述供電裝置包括前級電源和后級電源，所述后級電源包括多路LDO電路，每路所述LDO電路的輸入端耦接所述前級電源的輸出端；所述LDO上下電次序控制電路包括多路延遲電路，每路所述延遲電路的輸入端連接所述前級電源的輸出端，其輸出端耦接對應的LDO電路的使能端；所述LDO上下電次序控制電路還包括：

電壓檢測電路，其輸入端耦接所述前級電源的輸出端，適于對所述前級電源的輸出電壓進行檢測；選擇電路，耦接所述電壓檢測電路以及所述延遲電路，適于根據(jù)所述電壓檢測電路的檢測結果，調整各路所述延遲電路的延遲時間。

可選的，當所述電壓檢測電路的檢測結果表明所述前級電源下電時，所述選擇電路調節(jié)至少一路所述延遲電路的延遲時間，以使所述延遲時間為第一延遲時間，所述第一延遲時間不同于所述前級電源上電時所述延遲電路的第二延遲時間。

可選的，所述延遲電路包括：電阻和電容；所述電阻的輸入端連接所述前級電源的輸出端，其輸出端耦接對應所述LDO電路的使能端；所述電容一端耦接所述電阻的輸出端，另一端接地。

可選的，所述選擇電路為MOS管；所述MOS管的柵極耦接所述電壓檢測電路的輸出端，所述MOS管的輸入端耦接所述電阻的輸出端，所述MOS管的輸出端接地。