[發(fā)明專利]一種半導(dǎo)體電容器及其制作方法和電子裝置

有效

• 申請?zhí)枺?/td>: 201610208298.4
• 申請日: 2016-04-05
• 公開（公告）號: CN107293476B
• 公開（公告）日: 2020-06-09
• 發(fā)明（設(shè)計）人: 吳健;張煥云;江宇雷;洪波
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/92;H01L21/28;H01L21/283
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;馮永貞

本發(fā)明提供一種半導(dǎo)體電容器及其制作方法和電子裝置。所述方法包括：提供基底，在所述基底上形成有下部電極；在所述下部電極的上方形成絕緣層；在所述下部電極和所述絕緣層上形成間隙壁，其中，所述間隙壁位于所述下部電極和所述絕緣層的側(cè)壁上的部分具有平緩的坡度；在所述間隙壁上形成自對準(zhǔn)硅化物層，以形成上部電極。本發(fā)明通過改變所述間隙壁的坡度，使得后續(xù)步驟中所述自對準(zhǔn)硅化物的覆蓋性能提高，而且在使得所述自對準(zhǔn)硅化物厚度更加均勻，避免了多晶硅層在形成自對準(zhǔn)硅化物過程中不夠完全，厚度較小，或者完全不能形成自對準(zhǔn)硅化物的問題，使得所述半導(dǎo)體電容器性能進(jìn)一步提高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體電容器及其制作方法和電子裝置。

背景技術(shù)

多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器和多晶硅-絕緣體-多晶硅(PPS，Poly-Poly-Substrate)電容器在邏輯晶體管電路中被廣泛應(yīng)用于防止噪音和模擬器件的頻率解調(diào)。

為了提高所述PIP電容的性能，所述多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器中選用自對準(zhǔn)硅化物層作為上部電極，絕緣層，例如SiN，作為介電質(zhì)，多晶硅層作為底部電極，以形成PIP電容。

在所述PIP電容的制備過程中所述絕緣層的側(cè)壁的臺階高度較大，導(dǎo)致所述在所述絕緣層上形成的多晶硅層的側(cè)壁部分呈豎直狀態(tài)，引起所述多晶硅層在形成自對準(zhǔn)硅化物過程中不夠完全，厚度較小，或者完全不能進(jìn)行自對準(zhǔn)硅化物的形成，使得器件遭受信號錯誤，影響多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器的性能。

因此，需要對目前所述多晶硅-絕緣體-多晶硅(PIP，Poly-Insulator-Poly)電容器的制備方法作進(jìn)一步的改進(jìn)，以便消除上述問題。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問題，本發(fā)明一方面提供一種半導(dǎo)體電容器的制備方法，所述方法包括：

提供基底，在所述基底上形成有下部電極；

在所述下部電極的上方形成絕緣層；

在所述下部電極和所述絕緣層上形成間隙壁，其中，所述間隙壁位于所述下部電極和所述絕緣層的側(cè)壁上的部分具有平緩的坡度；

在所述間隙壁上形成自對準(zhǔn)硅化物層，以形成上部電極。

可選地，所述間隙壁位于所述下部電極和所述絕緣層的側(cè)壁上的部分呈平滑的曲線。

可選地，所述曲線的切線與所述基底用于形成所述下部電極的表面之間的夾角為銳角。

可選地，在所述下部電極和所述絕緣層上形成間隙壁的步驟包括：

在所述下部電極和所述絕緣層上形成間隙壁材料層，以覆蓋所述下部電極和所述絕緣層；

在所述間隙壁上形成間隙壁掩膜層；

以所述間隙壁掩膜層為掩膜蝕刻所述間隙壁材料層，以形成所述間隙壁，所述間隙壁包括位于所述下部電極和所述絕緣層的側(cè)壁上的部分和位于所述基底上的部分；

去除所述間隙壁掩膜層。

可選地，在所述間隙壁上形成自對準(zhǔn)硅化物層的步驟包括：

沉積半導(dǎo)體材料層，以覆蓋所述間隙壁；

對所述半導(dǎo)體材料層圖案化，以去除所述間隙壁上方之外的部分；