[發明專利]薄膜晶體管及其制作方法、陣列基板、顯示裝置

有效

• 申請號: 201610206441.6
• 申請日: 2016-04-05
• 公開（公告）號: CN105702744B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 王美麗;閆梁臣
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336;H01L29/423;H01L27/12
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明公開了一種薄膜晶體管及其制作方法、陣列基板、顯示裝置，用以增大薄膜晶體管的開態電流，提高薄膜晶體管的電流特性。所述薄膜晶體管，包括襯底基板，設置在所述襯底基板上的柵極絕緣層和柵極；其中，在所述柵極絕緣層與柵極之間還設置有導電層；其中，所述導電層在所述襯底基板上的投影大于所述柵極在所述襯底基板上的投影重疊。

技術領域

本發明涉及顯示技術領域，尤其涉及薄膜晶體管及其制作方法、陣列基板、顯示裝置。

背景技術

與非晶硅(a-Si)薄膜晶體管相比，多晶硅尤其是低溫多晶硅薄膜晶體管具有更高的電子遷移率、更好的液晶特性以及較少的漏電流，已經逐漸取代非晶硅薄膜晶體管，成為薄膜晶體管的主流。

目前，現有的多晶硅薄膜晶體管的結構如圖1所示，包括襯底基板1、位于襯底基板1上的有源層2、位于有源層2上的柵極絕緣層3、位于柵極絕緣層3上的柵極4、位于柵極4上的介質層5、與有源層同層且相對設置的用于與源極電性相連的源極區域6和用于與漏極電性相連的漏極區域7、以及位于介質層5上的源極8和漏極9；且源極8和漏極9分別通過貫穿介質層5和柵極絕緣層3的過孔與源極區域6和漏極區域7電連接。

在上述多晶硅薄膜晶體管中，由于薄膜晶體管柵極4與有源層2之間的溝道存在偏移區(offset)P，使得offset區域的溝道不能接收到柵極的電壓作用，增大了載流子傳輸的電阻，減小了薄膜晶體管的開態電流。

因此，如何改善多晶硅薄膜晶體管的開態電流是本領域技術人員亟待解決的技術問題。

發明內容

本發明提供一種薄膜晶體管及其制作方法、陣列基板、顯示裝置，用以增大薄膜晶體管的開態電流，提高薄膜晶體管的電流特性。

本發明實施例提供了一種薄膜晶體管，包括：

襯底基板，設置在所述襯底基板上方的柵極絕緣層和柵極；

其中，在所述柵極絕緣層與柵極之間還設置有導電層；

其中，所述導電層在所述襯底基板上的投影大于所述柵極在所述襯底基板上的投影。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，還包括：設置在所述襯底基板和所述柵極絕緣層之間的有源層。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，所述導電層在所述襯底基板上的投影與所述有源層在所述襯底基板上的投影重疊。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，所述導電層的材料包括具有導電性的碳材料、金屬材料或金屬氧化物。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，還包括：與所述有源層同層且相對設置的用于與即將形成的源極電性相連的源極區域和用于與即將形成的漏極電性相連的漏極區域。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，還包括：位于所述柵極上方的源極和漏極。

在一種可能的實施方式中，本發明實施例提供的上述薄膜晶體管中，還包括：位于所述源極和所述漏極與所述柵極之間的層間介質層；其中，

所述源極通過貫穿所述層間介質層和柵極絕緣層中的第一過孔與所述源極區域電性相連，所述漏極通過貫穿所述層間介質層和柵極絕緣層中的第二過孔與所述漏極區域電性相連。

相應地，本發明實施例還提供了一種陣列基板，包括本發明實施例提供的上述任一種薄膜晶體管。

在一種可能的實施方式中，本發明實施例提供的上述陣列基板中，還包括：依次位于所述薄膜晶體管上方的平坦層和像素電極層；其中，

所述像素電極通過接觸孔與所述薄膜晶體管中的漏極電性相連。