[發明專利]一種平面非易失性阻變存儲器及其制備方法

有效

• 申請號: 201610202876.3
• 申請日: 2016-04-01
• 公開（公告）號: CN105742491B
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 蔡一茂;王宗巍;黃如;劉業帆;潘越;余牧溪
• 申請（專利權）人: 北京大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C13/00
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 王巖

本發明公開了一種平面非易失性阻變存儲器及其制備方法。本發明的阻變存儲器在襯底的水平方向上形成電極?阻變層?電極的平面結構；采用側墻結構制備阻變層，通過適當的設計可以在一定程度上控制側墻的厚度和寬度；利用側墻加上選擇性腐蝕工藝可以實現小尺寸納米級水平“寬度”的阻變層，也就是制作平面阻變存儲器所需的兩個電極之間的間隙。采用這種方法巧妙的避開了工藝和設備帶來的局限性，即使不采用現有最先進的工藝也可實現小尺寸納米級的器件，并且本發明中所采用的工藝完全兼容CMOS的工藝制程，擴大了其應用的范圍；納米平面阻變存儲器的制備不僅對于阻變存儲器的研究有著重要意義，對于業界阻變存儲器的制備工藝也起著重要作用。

技術領域

本發明涉及CMOS混合集成電路技術，具體涉及一種平面非易失性阻變存儲器及其制備方法。

背景技術

近年來，隨著集成電路的進一步發展，對非易失性存儲器的尺寸縮小、功耗降低及高集成度等的要求不斷提高，占當前市場主要份額的閃存(flash)由于在尺寸縮小和功耗等方面的限制，已經不能完全滿足非易失性存儲器發展的要求。

新興阻變存儲器在半導體集成電路領域得到了廣泛的關注，阻變存儲器在高集成度、低功耗和讀寫速度等方面的優勢使之成為了新一代存儲器中的有力競爭者。阻變存儲器依靠在不同外加電壓激勵下實現高阻態(“0”狀態)和低阻態(“1”狀態)之間可逆的狀態轉換，在撤除電壓激勵后可以保持高阻態和低阻態，從而實現數據的非易失性存儲。阻變存儲器的結構又分為垂直結構和平面結構，垂直結構可以輕易實現很薄的阻變層，而平面結構由于工藝的限制，使得在電極之間形成很薄的阻變層存在較大困難，同時小尺寸平面器件在研究阻變存儲器的機理方面有著巨大的優勢，因此，如何制作平面的小尺寸阻變存儲器是一個急需解決的問題。

發明內容

為了克服以上現有技術中存在的問題，本發明提出了一種基于采用傳統CMOS工藝實現的小尺寸平面非易失性阻變存儲器及其制備方法，通過再設計和再優化傳統的工藝流程，從而可以在不使用昂貴的先進光刻工藝條件下，采用普通光刻技術實現減小平面結構阻變存儲器兩個電極之間的間隙，以達到等效阻變層變薄的目的，可以大幅降低平面阻變存儲器的阻變層的厚度，實現小尺寸平面非易失性阻變存儲器的制備。

本發明的一個目的在于提出一種平面非易失性阻變存儲器。

本發明的平面非易失性阻變存儲器包括：襯底、阻變層側墻結構和兩個電極；其中，相互對應的兩個電極分布在襯底上，兩個電極之間由阻變材料形成的阻變層側墻結構分隔，在水平方向上形成電極-阻變層-電極的平面結構；阻變層側墻結構的厚度與電極的厚度一致；阻變層側墻結構的寬度即是兩個電極之間的間隙水平距離。

襯底采用硅襯底、柔性有機材料襯底或者玻璃襯底；如Pyrex 7740或Borofloat33等。

阻變層側墻結構采用絕緣體材料，或者采用半導體材料，從而電極-阻變層-電極的平面結構為金屬-絕緣體-金屬的電容結構，或者為金屬-半導體-金屬的電容結構。

電極由金屬材料通過半導體工藝實現；電極采用多種金屬材料，如Pt、Al、Au、W、Cu、TaN、Ir和TiN等；電極的厚度在50nm～200nm之間。

阻變層側墻結構為阻變存儲器的功能層，采用具有優良阻變特性的過渡金屬氧化物，如TaO_x、HfO_x、SiO_x或者SrTiO₃等，或采用有機材料，如派瑞林(parylene)等；兩個電極之間的水平間距，即阻變層側墻結構的寬度在2nm～500nm之間。阻變層側墻結構的厚度與電極的厚度一致，在5nm～200nm之間。

本發明采用側墻工藝，阻變層側墻結構將電極分開，形成電極-阻變層-電極的平面結構，工作時，將阻變存儲器的一個電極接地，則可以通過改變另一個電極上施加的電壓控制阻變存儲器的阻值，使其發生高阻和低阻之間的轉換，即存儲器“0”和“1”兩個狀態之間的轉換。