[發明專利]一種平面非易失性阻變存儲器及其制備方法

有效

• 申請號: 201610202876.3
• 申請日: 2016-04-01
• 公開（公告）號: CN105742491B
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 蔡一茂;王宗巍;黃如;劉業帆;潘越;余牧溪
• 申請（專利權）人: 北京大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C13/00
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 王巖

1.一種平面非易失性阻變存儲器的制備方法，其特征在于，所述制備方法包括以下步驟：

1)在襯底上采用半導體CMOS工藝生長一層犧牲層；

2)利用光刻在犧牲層上定義出圖形，并在犧牲層上刻蝕形成犧牲層圖形；

3)利用半導體CMOS工藝在犧牲層上淀積一層阻變材料層；

4)采用電感耦合等離子體ICP或者反應離子刻蝕RIE干法刻蝕方法進行全局刻蝕，刻蝕厚度為阻變材料層的厚度，從而在犧牲層圖形的兩側形成阻變層側墻結構；

5)腐蝕掉犧牲層圖形，留下阻變層側墻結構；

6)利用光刻定義出電極的圖形，淀積金屬；

7)采用化學機械拋光CMP，除去阻變層側墻結構上的金屬，并且使阻變層側墻結構的厚度與金屬的厚度一致，在阻變層側墻結構的兩側分別形成電極，兩個電極之間由阻變層側墻結構分隔，在水平方向上形成電極-阻變層-電極的平面結構，即形成納米尺度的平面非易失性阻變存儲器。

2.如權利要求1所述的制備方法，其特征在于，在步驟2)中，犧牲層的厚度為50nm～1000nm，通過平衡優化犧牲層和阻變材料層的厚度，控制阻變層側墻結構的水平寬度。

3.如權利要求1所述的制備方法，其特征在于，在步驟3)中，生長阻變材料層采用濺射、化學氣相沉積法CVD或原子層沉積法ALD，阻變材料層的厚度在5nm～200nm之間。

4.如權利要求1所述的制備方法，其特征在于，在步驟4)中，阻變層側墻結構的寬度在2nm～500nm之間；阻變層側墻結構的厚度與犧牲層的厚度以及淀積的阻變材料層的厚度有關，平衡優化犧牲層和阻變材料層的厚度，使得阻變層側墻結構的厚度在5nm～200nm之間。

5.如權利要求1所述的制備方法，其特征在于，在步驟6)中，淀積金屬的厚度在50nm～200nm之間。