[發明專利]帶有ESD結構的溝槽型半導體器件及其制造方法

有效

• 申請號: 201610201989.1
• 申請日: 2016-03-31
• 公開（公告）號: CN107293486B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 馬萬里
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 陶敏;劉芳

本發明涉及一種帶有ESD結構的溝槽型半導體器件及其制造方法，通過在半導體襯底上形成第一溝槽和第二溝槽；第一溝槽的寬度小于第二溝槽；并在形成第一溝槽和第二溝槽后的半導體襯底上依次形成第一氧化層和第一介質層；在第一介質層上涂覆完全填充第二溝槽的第一掩膜介質；去除第一溝槽與第二溝槽外的第一介質層；在第二溝槽內形成靜電放電ESD結構的離子注入區，該離子注入區包括并列且交替排列的P⁺型區和N⁺型區。從而通過將ESD結構的離子注入區設置在大于第一溝槽的第二溝槽內，使得該ESD結構在形成過程中不需要采用光刻掩模版進行光刻刻蝕，而直接采用回刻的方式將溝槽型半導體器件溝槽外部平面處的多晶硅刻蝕掉，簡化制作工藝，降低制作成本。

技術領域

本發明涉及半導體芯片制造技術領域，尤其涉及一種帶有ESD結構的溝槽型半導體器件及其制造方法。

背景技術

隨著半導體器件的技術發展，人們對半導體器件的性能有著更高的要求，然而，靜電放電ESD(Electro-Static Discharge)現象會在半導體器件封裝、運輸、使用等各個環節中出現，造成器件被靜電擊穿而失效，因此在半導體器件中設計ESD保護結構至關重要。

目前，對于帶有ESD結構的溝槽型半導體器件，如MOSFET、VDMOS器件，常規的制作方法是在溝槽外部平面處的多晶硅層上通過注入N型、P型離子以形成由N+/P+區構成該ESD結構，相比不做ESD結構的溝槽型MOSFET，帶ESD結構的MOSFET，在對多晶硅層進行刻蝕時必須采用光刻掩模版來定義出刻蝕區域，從而使得工藝復雜，且制作成本高。

發明內容

本發明提供一種帶有ESD結構的溝槽型半導體器件的制造方法，通過對ESD結構的形成位置進行改進，使得在該ESD結構形成過程中不需要采用光刻掩模版進行光刻刻蝕，而直接采用回刻的方式將溝槽型半導體器件溝槽外部平面處的多晶硅刻蝕掉，以簡化帶有ESD結構的溝槽型半導體器件的制作工藝，降低制作成本。

本發明提供一種帶有ESD結構的溝槽型半導體器件的制造方法，包括：

在半導體襯底上形成第一溝槽和第二溝槽；所述第一溝槽的寬度小于所述第二溝槽的寬度；

在形成所述第一溝槽和所述第二溝槽后的半導體襯底上依次形成第一氧化層和第一介質層，且所述第一介質層完全填充所述第一溝槽；

在所述第一介質層上涂覆第一掩膜介質，且所述第一掩膜介質完全填充所述第二溝槽；

去除所述第一溝槽與所述第二溝槽外的所述第一介質層；

去除所述第二溝槽內的所述第一掩膜介質；

在所述第二溝槽內形成靜電放電ESD結構的離子注入區，所述離子注入區包括并列且交替排列的P⁺型區和N⁺型區。

可選的，所述半導體襯底自下而上包括：N型襯底、N型外延層；所述在半導體襯底上形成第一溝槽和第二溝槽之前，還包括：

在所述N型外延層上表面生長第二氧化層；所述第二氧化層的生長溫度為900～1100攝氏度，所述第二氧化層的厚度為0.01～0.20微米；

相應的，所述在半導體襯底上形成第一溝槽和第二溝槽包括：根據所述第一溝槽和所述第二溝槽的預置位置，在所述預置位置處對所述第二氧化層和所述N型外延層進行光刻與刻蝕，得到所述第一溝槽和所述第二溝槽；

相應的，所述在半導體襯底上形成第一溝槽和第二溝槽之后，還包括：去除所述N型外延層表面的所述第二氧化層。

可選的，所述第一介質層為多晶硅層；相應的，所述在形成所述第一溝槽和所述第二溝槽后的半導體襯底上依次形成第一氧化層和第一介質層包括：