[發明專利]半導體封裝

有效

• 申請號: 201610201472.2
• 申請日: 2016-03-31
• 公開（公告）號: CN107154391B
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 施信益
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L23/488
• 分類號: H01L23/488
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

本發明公開了一種半導體封裝，包含一重分布層中介層，具有一第一面、相對于所述第一面的一第二面，及延伸于所述第一面與所述第二面之間的一垂直側壁；至少一半導體晶粒，設置在所述重分布層中介層的所述第一面上；一第一模塑料，設置在所述第一面上，所述第一模塑料包覆所述半導體晶粒；多數個焊錫凸塊設置在所述第二面上；以及一第二模塑料，設置在所述第二面上，其中所述第二模塑料包圍所述多數個焊錫凸塊，并且覆蓋所述重分布層中介層的所述垂直側壁。

技術領域

本發明涉及半導體封裝技術領域，特別涉及一種具有雙側模塑結構的半導體封裝。

背景技術

半導體技術發展的非常快速，尤其在半導體芯片朝向微型化發展的趨勢下，對于半導體芯片的功能則越要求更多樣性。也就是說，半導體芯片上會包含更多的輸出/輸入(I/O)接墊并且被設置在一個更小的區域內，這使得半導體芯片上接合墊的密度迅速增加，導致半導體芯片的封裝變得更加困難。

目前，形成封裝結構的主要目的在保護晶粒，避免其受到環境的因素破壞。另外，晶粒運作時產生的熱，也必須通過封裝結構有效率的被傳導出去，才能確保晶粒能正常操作。

根據本領域公知技術，晶圓級封裝(wafer level package,WLP)是在將晶粒切割分離之前先進行封裝。晶圓級封裝技術具有一定的優勢，例如具有更短的生產周期時間和較低的成本。扇出晶圓級封裝(fan-out wafer level package,FOWLP)則是將半導體芯片的接觸墊通過基板上的重分布層(re-distribution layer,RDL)再分配到一個較大的面積上的封裝技術。重分布層通常形成在一基板上，例如穿硅通孔(through silicon via,TSV)中介基板。

重分布層通常由另外形成在晶圓表面的金屬層及介電層所構成，可以將芯片的I/O接墊重新繞線成間距較寬松的布局圖案。上述重分布層通常包含形成薄膜聚合物，例如，苯并環丁烯(BCB)、聚酰亞胺(PI)或其它有機聚合物，以及金屬化工藝，例如，鋁金屬或銅金屬，如此將接墊重新繞線到一面積陣列組態。

由于制造工藝繁復，包含穿硅通孔的中介基板通常成本較高，因此，使用穿硅通孔中介基板的扇出晶圓級封裝也會比較昂貴，并不利于特定的應用場合。

晶圓級封裝工藝中，通常會在晶圓及安裝在晶圓上的芯片表面覆蓋一相對較厚的模塑料。此模塑料不只使封裝整體的厚度增加，其與集成電路基底的熱膨脹系數(CTE)的差異，容易導致封裝翹曲或變形。晶圓翹曲(warpage)一直是本技術領域關注的問題。

晶圓翹曲使得芯片與晶圓之間的接合不易維持，導致“芯片對晶圓接合”(chip towafer,C2W)的組裝失敗。翹曲問題在大尺寸晶圓上更是明顯，特別是對于具有小間距重分布層的晶圓級半導體封裝工藝，此問題更是嚴重。有鑒于此，本領域仍需要一個改良的晶圓級封裝及方法，可以解決上述先前技術的問題。

發明內容

本發明主要目的在于提供一種改良的具有雙側模塑結構的半導體封裝及其制作方法，可以減輕模塑后翹曲變形的現象，并且可以避免重分布層中介層的裂開或脫層。

根據本發明一實施例，提供一種半導體封裝，包含一重分布層中介層，具有一第一面、相對于所述第一面的一第二面，及延伸于所述第一面與所述第二面之間的一垂直側壁；至少一半導體晶粒，設置在所述重分布層中介層的所述第一面上；一第一模塑料，設置在所述第一面上，所述第一模塑料包覆所述半導體晶粒；多數個焊錫凸塊設置在所述第二面上；以及一第二模塑料，設置在所述第二面上，其中所述第二模塑料包圍所述多數個焊錫凸塊，且覆蓋所述重分布層中介層的所述垂直側壁。

根據本發明實施例，其中所述第一模塑料是直接接觸所述第二模塑料。所述第一模塑料與所述第二模塑料具有不同的組成。

根據本發明實施例，其中另包含凸塊設置在各所述焊錫凸塊上，使得所述凸塊突出于所述第二模塑料的一上表面。