[發明專利]具有電磁干擾屏蔽的電子封裝體及相關聯方法

在審

• 申請號: 201610195207.8
• 申請日: 2016-03-30
• 公開（公告）號: CN106935571A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: G·迪瑪尤加;F·阿雷拉諾;M·塔比拉
• 申請（專利權）人: 意法半導體公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H05K9/00;H01L23/31;H01L21/56
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,呂世磊

技術領域

本披露涉及電子封裝體，并且更具體地，本披露涉及一種在包封材料上具有導電層以用于電磁干擾(EMI)屏蔽的電子封裝體。

背景技術

電子器件通常使用電磁干擾(EMI)屏蔽來防止由操作環境中所存在的電磁場引起的對它們性能的破壞。一些電子器件包含圍繞電子器件以形成電磁屏蔽的金屬容器或“罐”，該金屬容器或“罐”電性地連接至器件中的地線。這種屏蔽在EMI場到達器件之前對其進行衰減。其他EMI隔離系統使用配合于板裝電子器件之上的金屬板。包括集成電路(IC)的封裝電子器件(如球柵陣列(BGA)電子封裝體)可以包括在封裝體上通過濺射或化學汽相沉積(CVD)而沉積的金屬膜。這個金屬膜電性地連接至接地導體層，如在IC下面延伸至封裝體的壁以將IC與電磁干擾隔離開來。

在另一個示例中，具有懸浮在流體載體中的金屬顆粒的導電涂料被噴射到電子封裝體(例如，球柵陣列封裝體)的外部表面上。所噴射的導電涂料被固化以去除流體載體，留下金屬膜涂覆到電子封裝體的外部。多個溝槽被切入到表面中(如在包封材料中)，以便將導電涂料暴露于位于接地導體層處的接地導體電路。這個系統可能需要封裝體中的延伸至封裝體周邊的接地導體層。針對電子封裝體的其他EMI屏蔽系統使用從IC到封裝體上的屏蔽層的接線鍵合。這些技術可能增加制造復雜性并提高成本。

發明內容

一種電子封裝體包括具有相反的第一表面和第二表面的襯底。多個導電區域在該襯底的該第一表面上。該多個導電區域可以包括在該襯底的邊緣處的至少一個邊緣導電區域。多個導電凸塊在該襯底的該第二表面上并且耦接于該多個導電區域中的多個對應導電區域。集成電路(IC)由該襯底所承載。多條鍵合接線耦接在該IC與該多個導電區域中的多個對應導電區域之間。包封材料在該IC以及該襯底的多個相鄰部分之上。導電層在該包封材料上，并且至少一個導電體可以耦接在該至少一個邊緣導電區域與該導電層之間。

至少一個邊緣導電區域可以包括在襯底上的接地跡線。電子封裝體可以包括球柵陣列電子封裝體。在包封材料上的導電層可以包括導電涂料。在包封材料上的導電層可以包括銀涂層。銀涂層可以具有從5微米到15微米的厚度。該至少一個導電體可以包括球形鍵合，并且在一個示例中包括多個球形鍵合。導電層可以具有不大于5歐姆每平方的電阻。

一種形成電子封裝體的方法可以包括：在襯底的第一表面上形成多個導電區域。該多個導電區域可以包括在該襯底的邊緣處的至少一個邊緣導電區域。該方法包括：在該至少一個邊緣導電區域上形成至少一個導電體并且形成多個導電凸塊，該多個導電凸塊在該襯底的該第二表面上并且耦接至多個導電區域中的多個對應導電區域。該方法進一步包括：將多條鍵合接線耦接在由該襯底所承載的集成電路(IC)與該多個導電區域中的多個對應導電區域之間。該方法包括：在IC以及襯底的多個相鄰部分之上形成包封材料，并且在包封材料上形成導電層，該導電層通過該至少一個導電體耦接到該至少一個邊緣導電區域。

附圖說明

其它特征和優勢將從下面結合附圖給出的詳細描述中變得顯而易見，在附圖中：

圖1是電子封裝體的截面圖，示出了根據非限制性示例的耦接在至少一個邊緣導電區域與導電層之間的導電體。

圖2是高級流程圖，示出了根據非限制性示例的一種形成電子封裝體的方法。

圖3是截面圖，示出了根據非限制性示例在制造電子封裝體過程中將IC附接到襯底。

圖4是截面圖，示出了根據非限制性示例將至少一個導電體作為球形鍵合進行附接。

圖5是截面圖，示出了根據非限制性示例在IC與多個導電區域的多個對應導電區域之間的接線鍵合。

圖6是截面圖，示出了根據非限制性示例在IC和襯底之上的包封材料的模制。

圖7是截面圖，示出了根據非限制性示例附接在襯底的第二表面上的導電凸塊。

圖8是截面圖，示出了根據非限制性示例將膠帶安裝在導電凸塊之上以便用于與拾放設備一起使用。

圖9是截面圖，示出了根據非限制性示例在包封材料中制作的用于將導電體的一部分暴露為球形鍵合的鋸槽。

圖10是截面圖，示出了根據非限制性示例被噴射到包封材料上并且被噴射到鋸槽中的導電層。

圖11是截面圖，示出了根據非限制性示例用于將電子封裝體單片化的最終切割。

具體實施方式