[發明專利]具有電磁干擾屏蔽的電子封裝體及相關聯方法

在審

• 申請號: 201610195207.8
• 申請日: 2016-03-30
• 公開（公告）號: CN106935571A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: G·迪瑪尤加;F·阿雷拉諾;M·塔比拉
• 申請（專利權）人: 意法半導體公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H05K9/00;H01L23/31;H01L21/56
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,呂世磊

1.一種電子封裝體，包括：

襯底，所述襯底具有相反的第一表面和第二表面；

在所述襯底的所述第一表面上的多個導電區域，所述多個導電區域包括在所述襯底的邊緣處的至少一個邊緣導電區域；

多個導電凸塊，所述多個導電凸塊在所述襯底的所述第二表面上并且耦接至所述多個導電區域中的多個對應導電區域；

由所述襯底承載的集成電路(IC)；

多條鍵合接線，所述多條鍵合接線耦接在所述IC與所述多個導電區域中的多個對應區域之間；

在所述IC以及所述襯底的多個相鄰部分之上的包封材料；

在所述包封材料上的導電層；以及

耦接在所述至少一個邊緣導電區域與所述導電層之間的至少一個導電體。

2.根據權利要求1所述的電子封裝體，其中，所述至少一個邊緣導電區域包括接地跡線。

3.根據權利要求1所述的電子封裝體，其中，所述導電層包括導電涂料。

4.根據權利要求1所述的電子封裝體，其中，所述導電層包括銀層。

5.根據權利要求4所述的電子封裝體，其中，所述銀層具有5微米到15微米之間的厚度。

6.根據權利要求1所述的電子封裝體，其中，所述至少一個導電體包括球形鍵合。

7.根據權利要求1所述的電子封裝體，其中，所述至少一個導電體包括多個球形鍵合。

8.根據權利要求1所述的電子封裝體，其中，所述導電層具有不大于5歐姆每平方的電阻。

9.一種電子封裝體，包括：

襯底，所述襯底具有相反的第一表面和第二表面；

在所述襯底的所述第一表面上的多個導電區域，所述多個導電區域包括在所述襯底的邊緣處的至少一條接地跡線；

多個導電凸塊，所述多個導電凸塊在所述襯底的所述第二表面上并且耦接至所述多個導電區域中的多個對應導電區域；

由所述襯底承載的集成電路(IC)；

多條鍵合接線，所述多條鍵合接線耦接在所述IC與所述多個導電區域中的多個對應區域之間；

在所述IC以及所述襯底的多個相鄰部分之上的包封材料；

在所述包封材料上的導電層；以及

耦接在所述至少一條接地跡線與所述導電層之間的至少一個球形鍵合。

10.根據權利要求9所述的電子封裝體，其中，所述導電層包括導電涂料。

11.根據權利要求9所述的電子封裝體，其中，所述導電層包括銀層。

12.根據權利要求11所述的電子封裝體，其中，所述銀層具有5微米到15微米之間的厚度。

13.根據權利要求9所述的電子封裝體，其中，所述至少一個球形鍵合包括多個球形鍵合。

14.根據權利要求9所述的電子封裝體，其中，所述導電層具有不大于5歐姆每平方的電阻。

15.一種形成電子封裝體的方法，所述方法包括：

在襯底的第一表面上形成多個導電區域，所述多個導電區域包括在所述襯底的邊緣處的至少一個邊緣導電區域；

在所述至少一個邊緣導電區域上形成至少一個導電體；

形成多個導電凸塊，所述多個導電凸塊在所述襯底的所述第二表面上并且耦接于所述多個導電區域中的多個對應導電區域；

將多條鍵合接線耦接在由所述襯底承載的集成電路(IC)與所述多個導電區域中的多個對應區域之間；

在所述IC以及所述襯底的多個相鄰部分之上形成包封材料；并且

在所述包封材料上形成導電層，所述導電層通過所述至少一個導電體耦接至所述至少一個邊緣導電區域。

16.根據權利要求15所述的方法，其中，所述至少一個邊緣導電區域包括接地跡線。

17.根據權利要求15所述的方法，其中，形成所述導電層包括施加導電涂料。

18.根據權利要求15所述的方法，其中，在所述包封材料上形成所述導電層包括施加銀層。

19.根據權利要求18所述的方法，其中，所述銀層具有5微米到15微米之間的厚度。