[發明專利]基準電壓源電路

有效

• 申請號: 201610191832.5
• 申請日: 2016-03-30
• 公開（公告）號: CN105786081B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 邵博聞
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 郭四華

1.一種基準電壓源電路，其特征在于，包括：

偏置電路，包括第一NMOS管、第二NMOS管和第一電阻，所述第二NMOS管的溝道寬長比大于所述第一NMOS管的溝道寬長比，所述第一NMOS管的源極接地，所述第二NMOS管的源極通過所述第一電阻接地，所述第一NMOS管的漏極和柵極以及所述第二NMOS管的柵極都連接第一偏置電壓，所述第一NMOS管的漏極連接第一電流路徑，所述第二NMOS管的漏極連接第二電流路徑，所述第一電流路徑和所述第二電流路徑互為鏡像；所述第一NMOS管和所述第二NMOS管工作于亞閾值區域，在所述第一電阻和所述第二NMOS管的源極的連接端提供具有正溫度系數的第一級柵源電壓差，所述第一級柵源電壓差為所述第一NMOS管和所述第二NMOS管之間的柵源電壓差；

一級以上的柵源電壓差產生電路，各所述柵源電壓差產生電路包括第三NMOS管、第四NMOS管和第三電流路徑，所述第四NMOS管的源極連接所述第三NMOS管的漏極，所述第四NMOS管的漏極和柵極和所述第三NMOS管的柵極連接在一起且都連接到所述第三電流路徑，所述第三電流路徑和所述第一電流路徑互為鏡像；所述第四NMOS管的溝道寬長比大于所述第三NMOS管的溝道寬長比，所述第三NMOS管的源極連接前一級柵源電壓差，第一級的所述柵源電壓差產生電路的前一級柵源電壓差為所述第一級柵源電壓差，所述第三NMOS管和所述第四NMOS管都工作在亞閾值區域并在所述第三NMOS管的漏極輸出具有正溫度系數的當前級柵源電壓差；

基準電壓輸出電路，包括第五NMOS管和第四電流路徑；所述第四電流路徑和所述第一電流路徑互為鏡像；所述第五NMOS管的柵極和漏極都連接所述第四電流路徑，所述第五NMOS管的漏極作為基準電壓的輸出端，所述第五NMOS管的源極連接最后一級所述柵源電壓差產生電路所輸出的柵源電壓差；所述第五NMOS管工作在亞閾值區使所述第五NMOS管的柵源電壓具有負溫度系數；所述基準電壓為所述第五NMOS管的柵源電壓和各級所述柵源電壓差的和，利用所述第五NMOS管的柵源電壓具有負溫度系數和各級所述柵源電壓差具有正溫度系數的特性實現溫度系數的抵消，使所述基準電壓和溫度無關。

2.如權利要求1所述的基準電壓源電路，其特征在于：所述第一電流路徑、所述第二電流路徑、各級所述柵源電壓差產生電路的第三電流路徑和所述第四電流路徑都由一個PMOS管組成，各PMOS管的柵極連接在一起實現鏡像關系。

3.如權利要求1或2所述的基準電壓源電路，其特征在于：所述第一電流路徑、所述第二電流路徑、各級所述柵源電壓差產生電路的第三電流路徑和所述第四電流路徑的電流大小相等。

4.如權利要求1所述的基準電壓源電路，其特征在于：所述柵源電壓差產生電路的級數為兩級。