[發明專利]電化學處理器

在審

• 申請號: 201610190369.2
• 申請日: 2012-05-17
• 公開（公告）號: CN105714343A
• 公開（公告）日: 2016-06-29
• 發明（設計）人: 格雷戈里·J·威爾遜;保羅·R·麥克休;凱爾·M·漢森
• 申請（專利權）人: 應用材料公司
• 主分類號: C25D5/08
• 分類號: C25D5/08;C25D17/00;C25D17/02
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國;趙靜

技術領域

本發明的領域為用于電化學處理微特征工件的腔室、系統和方法，微特征工件具有整合于工件內和/或上的微裝置。微裝置可包括亞微米特征，且可為微電子裝置、微機械裝置、微機電裝置和/或微光學裝置。工件可為硅晶片或其他基板。

背景技術

諸如半導體裝置、成像器和顯示器等微電子裝置通常由多種不同類型的機器制造在微電子工件上及/或內。在典型制造工藝中，在沉積步驟期間在工件上形成一層或更多層導電材料。然后，工件通常要經過蝕刻程序和/或拋光程序(例如平坦化)以移除沉積導電層的一部分而形成觸點和/或導線。

電鍍處理器可用于將銅、焊料、坡莫合金(permalloy)、金、銀、鉑、電泳防鍍漆(resist)和其他材料沉積至工件上，以形成毯覆層(blanketlayers)或圖案化層。典型的銅鍍工藝涉及利用化學氣相沉積(CVD)、物理氣相沉積(PVD)、無電鍍(electrolessplating)工藝或其他適合方法來將銅晶種層沉積至工件表面。形成晶種層后，在存在電處理溶液的情況下，通過在晶種層與一個或更多個電極間施加適當的電位，將銅毯覆層或銅圖案化層鍍在工件上。接著，在把工件傳送到另一處理機器前，于后續程序中對工件進行清潔、蝕刻和/或退火。

隨著微電子特征和部件制作得越來越小，沉積于微電子特征和部件內或上的晶種層厚度亦隨之變小。在薄晶種層上的電鍍因終端效應(terminaleffect)而引起重大的工程挑戰。終端效應是由于晶種層的高電阻造成跨越晶片直徑的較大壓降所致。若未被適當補償，則終端效應會導致電鍍層不均勻，也會導致在特征內形成空隙(voids)。使用極薄的晶種層時，電鍍工藝開始時的表面電阻可高達如50歐姆/平方(Ohm/sq)，而工件上的電鍍膜的最終表面電阻可小于0.02歐姆/平方。利用常規的電鍍工具時，這三個數量級的表面電阻變化將導致難以或無法在工件上一致提供均勻的無空隙膜。故需要改良的電鍍工具。

發明內容

一種新型處理器即使在工件具有高電阻晶種層和/或阻擋層的情況下，也可在工件上電鍍高度均勻的膜。

在一個方面中，處理器可包括具有轉子的頭部，頭部構造成支承和電接觸工件，頭部可移動以將轉子定位于容器中。內部與外部陽極聯結容器內的內部與外部陽極電解質腔室。容器中的上杯位于外部陽極腔室上方，并且具有彎曲上表面以及內部與外部陰極電解質腔室。電流取樣器(currentthief)鄰接彎曲上表面。彎曲上表面中的環狀狹槽連接至通往外部陰極電解質腔室的通道(例如管子)。諸如薄膜的阻擋層可分別將內部和外部陽極電解質腔室與內部和外部陰極電解質腔室分隔開。

從以下顯示新型處理器如何設計及其處理方法的示例的說明和附圖將能明白其他和進一步的目的與優點。本發明亦存在于所述元件的子集中。

附圖說明

各圖中相同的元件符號代表相仿的元件。

圖1為新型電化學處理器的透視圖。

圖2為圖1所示處理器的分解透視圖。

圖3為圖1及圖2所示處理器的側視圖。

圖4為圖1及圖2所示處理器的正視圖。

圖5為圖1至圖4所示容器組件截面的透視圖。

圖6為容器組件的放大截面圖。

圖7為容器組件的放大旋轉截面圖。

圖8A為圖6及圖7所示擴散體的放大透視圖。

圖8B為圖5及圖6所示可替代上杯的放大截面圖。

圖8C為另一替代上杯的放大截面圖。

圖9為容器組件的頂部透視圖。

圖10為圖9所示上杯截面的示意透視圖。

圖10A為選擇性用于圖10所示處理器的插入件的透視圖。

圖10B為工件-表面縫隙(workpiece-to-surfacegap)對直徑300mm的工件半徑的數學模型曲線圖。

圖10C為可移動垂直邊緣屏蔽的示意圖。

圖10D為可移動水平邊緣屏蔽的示意圖。

圖11為圖10所示上杯的頂視圖。

圖12為陰極電解質流動路徑圖，圖示出圖10及圖11所示上杯中的陰極電解質流動路徑的幾何形狀。

圖13為另一陰極電解質流動路徑圖，圖示出進入擴散體的陰極電解質流動路徑的幾何形狀。

圖14為取樣環組件的透視圖。

圖15為圖14的取樣環組件的分解透視圖。

圖16為圖14及圖15的取樣環組件的截面圖，取樣環組件安裝于圖9所示容器50上。