[發明專利]一種訪問時間測量電路

在審

• 申請號: 201610190300.X
• 申請日: 2016-03-30
• 公開（公告）號: CN107293329A
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 郝旭丹;方偉;陳雙文
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08;G11C29/54
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種訪問時間測量電路。

背景技術

隨著CMOS工藝尺寸降低，SRAM(Static Random Access Memory，靜態隨機存取存儲器)在系統中也越來越重要。SRAM是一種具有靜止存取功能的內存，不需要刷新電路即能保存它內部存儲的數據。SRAM的優點是速度快，不必配合內存刷新電路，可提高整體的工作效率。其缺點為集成度低，掉電不能保存數據，功耗較大，相同的容量體積較大，而且價格較高，少量用于關鍵性系統以提高效率。SRAM通常使用的系統包括CPU與主存之間的高速緩存、CPU內部的L1/L2或外部的L2高速緩存、CPU外部擴充用的COAST高速緩存，以及CMOS芯片(RT&CMOS SRAM)。

往往系統的速度是由SRAM的訪問時間制約的。因此，準確測量SRAM的訪問時間對于IP驗證來講至關重要。對于快速IP驗證，測試所花費的時間也要求越短越好。現有的SRAM訪問時間測試電路測量通常精確度低，并且電路結構相對復雜。

因此，需要提供一種訪問時間測量電路，以解決上面提到的問題。

發明內容

針對現有技術的不足，本發明通過由一個復用單元構成時鐘信號選擇器，以及兩個或更多的同樣配置的SRAM串聯構成環形振蕩單元。本發明的訪問時間測量電路可以縮短測量時間，并且提高測量的精度。

本發明的實施例提供一種訪問時間測量電路，其特征在于，所述測量電路包括：時鐘復用單元，被配置為選擇時鐘信號；以及與所述時鐘復用單元輸出端連接的環形振蕩單元，所述環形振蕩單元包括至少兩個串聯連接的第一靜態隨機存取存儲單元和第二靜態隨機存取存儲單元。

示例性地，所述測量電路還包括設置于所述第一靜態隨機存取存儲單元 輸出端的第一時鐘沿檢測電路和設置于所述第二靜態隨機存取存儲單元輸出端的第二時鐘沿檢測電路，所述時鐘沿檢測電路用于將所述輸出端輸出的數據信號轉換成滿足所述靜態隨機存取存儲單元工作的時鐘信號。

示例性地，所述測量電路還包括振蕩頻率檢測單元，被配置為檢測所述環形振蕩單元的振蕩周期，并且基于檢測到的所述振蕩周期來測量所述靜態隨機存取存儲單元的訪問時間。

示例性地，所述第一和第二靜態隨機存取存儲單元具有相同的配置。

示例性地，所述時鐘復用單元的一個輸入端連接外部時鐘信號，用于在初始階段對環形振蕩單元中的靜態隨機存取存儲單元寫操作，以初始化所述環形振蕩單元。

示例性地，所述振蕩周期等于接入的所述靜態隨機存取存儲單元的總的訪問時間與所述時鐘復用單元的延遲時間之和。

示例性地，所述時鐘復用單元包括復用器。

示例性地，所述時鐘沿檢測電路包括脈沖檢測器。

根據本發明的訪問時間測量電路可以縮短測量時間，并且提高測量的精度。

附圖說明

通過結合附圖對本發明實施例進行更詳細的描述，本發明的上述以及其它目的、特征和優勢將變得更加明顯。附圖用來提供對本發明實施例的進一步理解，并且構成說明書的一部分，與本發明實施例一起用于解釋本發明，并不構成對本發明的限制。在附圖中，相同的參考標號通常代表相同部件或步驟。

圖1為傳統的SRAM訪問時間測試電路的示意性框圖；

圖2為根據本發明的訪問時間測試電路的示意性框圖；

圖3為根據本發明的實施例的訪問時間測試電路的示意性框圖；以及

圖4為根據本發明的實施例的訪問時間測試電路的仿真結果的示意圖。

具體實施方式

為了使得本發明的目的、技術方案和優點更為明顯，下面將參照附圖詳細描述根據本發明的示例實施例。顯然，所描述的實施例僅僅是本發明的一 部分實施例，而不是本發明的全部實施例，應理解，本發明不受這里描述的示例實施例的限制。基于本發明中描述的本發明實施例，本領域技術人員在沒有付出創造性勞動的情況下所得到的所有其它實施例都應落入本發明的保護范圍之內。