[發(fā)明專利]一種訪問時(shí)間測(cè)量電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201610190300.X
• 申請(qǐng)日: 2016-03-30
• 公開（公告）號(hào): CN107293329A
• 公開（公告）日: 2017-10-24
• 發(fā)明（設(shè)計(jì)）人: 郝旭丹;方偉;陳雙文
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號(hào): G11C29/08
• 分類號(hào): G11C29/08;G11C29/54
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

1.一種訪問時(shí)間測(cè)量電路，其特征在于，所述測(cè)量電路包括：

時(shí)鐘復(fù)用單元，被配置為選擇時(shí)鐘信號(hào)；以及

與所述時(shí)鐘復(fù)用單元輸出端連接的環(huán)形振蕩單元，所述環(huán)形振蕩單元包括至少兩個(gè)串聯(lián)連接的第一靜態(tài)隨機(jī)存取存儲(chǔ)單元和第二靜態(tài)隨機(jī)存取存儲(chǔ)單元。

2.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述測(cè)量電路還包括設(shè)置于所述第一靜態(tài)隨機(jī)存取存儲(chǔ)單元輸出端的第一時(shí)鐘沿檢測(cè)電路和設(shè)置于所述第二靜態(tài)隨機(jī)存取存儲(chǔ)單元輸出端的第二時(shí)鐘沿檢測(cè)電路，所述時(shí)鐘沿檢測(cè)電路用于將所述輸出端輸出的數(shù)據(jù)信號(hào)轉(zhuǎn)換成滿足所述靜態(tài)隨機(jī)存取存儲(chǔ)單元工作的時(shí)鐘信號(hào)。

3.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述測(cè)量電路還包括振蕩頻率檢測(cè)單元，被配置為檢測(cè)所述環(huán)形振蕩單元的振蕩周期，并且基于檢測(cè)到的所述振蕩周期來測(cè)量所述靜態(tài)隨機(jī)存取存儲(chǔ)單元的訪問時(shí)間。

4.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述第一和第二靜態(tài)隨機(jī)存取存儲(chǔ)單元具有相同的配置。

5.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述時(shí)鐘復(fù)用單元的一個(gè)輸入端連接外部時(shí)鐘信號(hào)，用于在初始階段對(duì)環(huán)形振蕩單元中的靜態(tài)隨機(jī)存取存儲(chǔ)單元寫操作，以初始化所述環(huán)形振蕩單元。

6.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述振蕩周期等于接入的所述靜態(tài)隨機(jī)存取存儲(chǔ)單元的總的訪問時(shí)間與所述時(shí)鐘復(fù)用單元的延遲時(shí)間之和。

7.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述時(shí)鐘復(fù)用單元包括復(fù)用器。

8.根據(jù)權(quán)利要求1所述的測(cè)量電路，其特征在于，所述時(shí)鐘沿檢測(cè)電路包括脈沖檢測(cè)器。