[發明專利]半導體結構及其制作方法

在審

• 申請號: 201610181934.9
• 申請日: 2016-03-28
• 公開（公告）號: CN106992167A
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 吳鐵將
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 宋獻濤

技術領域

本發明涉及一種半導體結構及其制作方法，特別是涉及一種具有埋設于基板中的互連電容的半導體結構及其制作方法。

背景技術

半導體積體電路工業歷經了快速的成長，在成長期間，半導體裝置的尺寸和形狀也大幅縮減，并且，為了提升半導體裝置的表現，通常會放置去耦電容(decoupling capacitor，DECAP)以降低電源供應雜訊和電壓波動，并維持電源和信號的完整性。一般來說，去耦電容常被用于多種積體電路中，像是互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)。

然而，由不同電源供應器所提供的電壓變化幅度大，因此，并不容易提供足夠的去耦電容以滿足所有種類的電源供應器，特別是那些提供高電壓的電源供應器，通常需要高電容值的去耦電容以降低雜訊。一般來說，具有高電容值的去耦電容通常需要大量的安裝空間，這使得小尺寸的半導體不容易有空間來安裝足夠的去耦電容以滿足各電源供應器。因此，亟需一種包含具有高電容值且小尺寸的改良電容結構的半導體結構及其制作方法。

發明內容

本發明的目的在于提供一種導體結構及其制作方法，半導體結構為小尺寸，其電容值可以被輕易調整以滿足所有種類的電源供應器，且其制作方法并具有制作過程簡單及低成本的優勢。

本發明提供一種半導體結構。半導體結構包含基板和電容結構，基板具 有第一盲孔及溝槽，第一盲孔連通溝槽，第一盲孔具有第一深度，溝槽具有小于第一深度的第二深度，電容結構包含第一內導體、第一內絕緣體及外導體，第一內導體位于第一盲孔中，第一內絕緣體環繞第一內導體，外導體具有第一部分環繞第一內絕緣體，及一延伸部分從第一部分延伸出來，第一部分位于第一盲孔中，延伸部分位于溝槽中，第一內導體是借由第一內絕緣體與外導體隔離。

在一實施方式中，在俯視下，其中延伸部分的面積小于第一部分、第一內絕緣體及第一內導體的總面積。

在一實施方式中，其中延伸部分的厚度小于第一部分、第一內絕緣體及第一內導體的總厚度。

在一實施方式中，半導體結構進一步包含第二盲孔、外導體的第二部、第二內絕緣體及第二內導體，第二盲孔連通溝槽并位于基板中，外導體的第二部分位于第二盲孔中，第二內絕緣體埋設于外導體的第二部分中，第二內導體埋設于第二內絕緣體中。

在一實施方式中，半導體結構進一步包含第一金屬層，其接觸外導體，以及第二金屬層，其接觸第一內導體及第二內導體。

在一實施方式中，半導體結構進一步包含外絕緣體，其位于基板及外導體之間。

在一實施方式中，外絕緣體具有厚度，厚度小于溝槽的第二深度。

在一實施方式中，外絕緣體及延伸部分的組合厚度等于溝槽的第二深度。

在一實施方式中，延伸部分的厚度等于溝槽的第二深度。

在一實施方式中，延伸部分的厚度不同于第一部分的厚度。

在一實施方式中，電容結構與基板共平面。

本發明提供一種制作半導體結構的方法，此方法包含以下步驟，在基板中形成第一盲孔及溝槽，第一盲孔連通溝槽，第一盲孔具有第一深度，溝槽 具有小于第一深度的第二深度；形成外導體，其具有第一部分于第一盲孔中，及一延伸部分于溝槽中；在第一部分上形成第一內絕緣體；以及在第一內絕緣體上形成第一內導體，并借由第一內絕緣體與第一部分隔離。

在一實施方式中，此方法進一步包含以下步驟，形成第二盲孔，第二盲孔連通溝槽且位于基板中；在第二盲孔中形成外導體的第二部分；在第二部分上形成第二內絕緣體；以及在第二內絕緣體上形成第二內導體，并借由第二內絕緣體與第二部分隔離。

在一實施方式中，第二盲孔具有第三深度，第三深度大于溝槽的第二深度。

在一實施方式中，第一盲孔的第一深度不同于第二盲孔的第三深度。

在一實施方式中，在形成外導體前，此方法進一步包含在第一盲孔及溝槽中形成外絕緣體。

在一實施方式中，外絕緣體的厚度小于溝槽的第二深度。

在一實施方式中，外導體填滿溝槽。

在一實施方式中，此方法進一步包含形成第一金屬層接觸外導體，以及第二金屬層接觸第一內導體及第二內導體。

在一實施方式中，形成第一盲孔及溝槽是借由激光鉆孔、干蝕刻或濕蝕刻進行。