[發明專利]一種用于雷達信號處理的時序控制方法

有效

• 申請號: 201610164370.8
• 申請日: 2016-03-22
• 公開（公告）號: CN105807262B
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 胡敏;劉志平;劉帥;張靜;許劍鋒
• 申請（專利權）人: 航天南湖電子信息技術股份有限公司
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 荊州市亞德專利事務所(普通合伙)42216
• 代理人: 陳德斌

技術領域

本發明涉及一種用于雷達信號處理的時序控制方法，屬于信號處理技術領域。

背景技術

數據處理是雷達信號處理的重要部分，關系到雷達信號傳輸能否做到低出錯率、高傳輸速率，從而保證雷達探測目標的準確度。以往的數據處理方法一般是根據導前信號來處理，即在導前周期信號內處理一個波位的數據，由于波位數不同，不同波位的脈沖周期存在很大差異，因此，采用在導前周期信號內處理一個波位的數據的處理方法，當雷達切換波位由長周期切換到短周期時，會出現數據丟失現象，不僅信號處理時間長，還易造成雷達信號的處理結果出錯，嚴重影響雷達指示目標的準確性。

發明內容

本發明的目的在于：提供一種可對多個波位的數據打包處理，信號處理時間短，降低數據傳輸出錯率，提高數據傳輸速率，保證雷達探測指示目標準確性的用于雷達信號處理的時序控制方法；解決現有技術采用在導前周期信號內僅處理一個波位數據的處理方法，當波位由長周期切換到短周期時，會出現數據丟失現象，致使信號處理時間長、處理結果出錯，嚴重影響雷達指示目標準確性的問題。

本發明是通過如下的技術方案來實現上述目的的：

一種用于雷達信號處理的時序控制方法，機件包括檢測處理器、脈沖壓縮器、測高處理器、通訊控制器；其特征在于：該用于雷達信號處理的時序控制方法是通過如下步驟實現的：

步驟一、通過FPGA對多個波位的數據打包；

步驟二、通過檢測處理器和脈沖壓縮器對接收數據進行雜波抑制和信號檢測，獲得目標的方位和距離信息，并將目標的方位和距離信息分別發送給通訊控制器和測高處理器；

步驟三、測高處理器根據接收到的檢測處理器和脈沖壓縮器發來的目標方位和距離數據完成測高處理，得到目標的高度信息，并將目標的高度信息發送給通訊控制器；

步驟四、通訊控制器將目標的方位和距離信息、目標的高度信息進行對齊處理后，發送至終端顯示器。

所述的檢測處理器由檢測單元、時序單元組成；檢測單元包括脈壓接收模塊、檢測處理模塊；時序單元包括時序控制模塊、脈壓緩存模塊、目標緩存模塊。

所述的測高處理器由測高單元、時序單元組成；測高單元包括脈壓接收模塊、測高處理模塊；時序單元包括時序控制模塊、數據緩存模塊、目標緩存模塊。

所述的通訊控制器由對齊單元、時序單元組成；對齊單元和時序單元均包含在FPGA中，時序單元包括時序控制模塊、目標緩存模塊、輸出緩存模塊。

本發明與現有技術相比的有益效果在于：

該用于雷達信號處理的時序控制方法，通過對多個波位數據打包處理，降低了數據處理的出錯率，數據在檢測處理器、測高處理器以及通訊控制器中的傳輸過程按照本發明四個時序控制步驟來傳輸，有效降低數據傳輸的擁堵度和復雜度，提高了數據的傳輸速率，大大增強了雷達處理數據的能力。處理信號時間短，保證雷達探測指示目標的準確性。方法操作簡單，信號處理效果好。解決了現有技術采用在導前周期信號內僅處理一個波位數據的處理方法，當波位由長周期切換到短周期時，會出現數據丟失現象，致使信號處理時間長、處理結果出錯，嚴重影響雷達指示目標準確性的問題。

附圖說明

圖1 為一種用于雷達信號處理的時序控制方法的雷達數據傳輸波形圖；

圖2為一種用于雷達信號處理的時序控制方法的雷達數據處理過程流程圖；

圖3為檢測處理器處理過程的工作原理示意圖；

圖4為測高處理器處理過程的工作原理示意圖；

圖5為通訊控制器處理過程的工作原理示意圖。

圖中：1、檢測單元，101、脈壓接收模塊，102、檢測處理模塊；

2、時序單元，201、時序控制模塊，202、脈壓緩存模塊，203、目標緩存模塊；

3、測高單元，301、時序控制模塊，302、脈壓接收模塊，303、測高處理模塊；

4、時序單元，401、時序控制模塊，402、數據緩存模塊，403、目標緩存模塊；

5、對齊單元（數據對齊由FPGA完成）;

6、時序單元，601、時序控制模塊，602、目標緩存模塊，603、輸出緩存模塊。

具體實施方式

下面結合附圖對本發明的實施方式作進一步詳細說明：

一種用于雷達信號處理的時序控制方法，機件包括檢測處理器、脈沖壓縮器、測高處理器、通訊控制器；其特征在于：該用于雷達信號處理的時序控制方法是通過如下步驟實現的：

步驟一、通過FPGA對多個波位的數據打包；